043]参照图6和图11，在操作S 116中，将接触件(例如，焊球)140接合到PCB 110的底表面(或形成在PCB 110的底表面上)，并在操作S118中，切割PCB 110以产生半导体底部封装件BP。在操作S 120中，测试半导体底部封装件BP的芯片120-1。参照图8、图9和图11，在操作S122中，将半导体封装件153堆叠在半导体底部封装件BP上，并且形成接触件(例如，堆叠通路161)，从而完成PoP 200。
[0044]如上所述，根据发明构思的实施例，可以在PoP中的模具的表面中(例如，在芯片的背侧表面与堆叠通路之间的eMUF结构中)雕刻提供产品信息的标记，使得标记高度可见。
[0045]虽然已经参照发明构思的示例性实施例详细描述了发明构思，但是本领域普通技术人员将理解的是，在不脱离由权利要求限定的发明构思的精神和范围的情况下，可以对这些实施例做出形式和细节上的各种改变。
【主权项】
1.一种半导体器件封装件，所述半导体器件封装件包括: 印刷电路板，具有上表面； 芯片，接合到印刷电路板，芯片具有面对印刷电路板的上表面的有效表面和背离印刷电路板的上表面的背侧表面； 第一接触件，在印刷电路板的上表面处接合到印刷电路板； 模具，在印刷电路板的上表面处模塑到印刷电路板，保护芯片的侧面并暴露芯片的背侧表面，模具具有在模具中延伸的通路开口，通路开口暴露接合到印刷电路板的第一接触件；以及 至少一个第一标记，雕刻在模具的标记区域中，其中，标记区域位于芯片的背侧表面和通路开口之间。2.如权利要求1所述的半导体器件封装件，其中，模具具有覆盖芯片的全部侧面并且暴露芯片的背侧表面的暴露模塑底部填充结构。3.如权利要求1所述的半导体器件封装件，其中，从印刷电路板的上表面到模具的顶表面的距离与从印刷电路板的上表面到芯片的背侧表面的距离相同。4.如权利要求1所述的半导体器件封装件，其中，所述至少一个第一标记被激光蚀刻在标记区域中，通路开口是激光钻出的开口。5.如权利要求1所述的半导体器件封装件，其中，背侧表面具有四边形的形状，并且还包括沿着与背侧表面的对角线重合的轴位于标记区域中的识别标记。6.如权利要求5所述的半导体器件封装件，其中，所述至少一个第一标记和识别标记被激光蚀刻在标记区域中，通路开口是激光钻出的开口。7.如权利要求1所述的半导体器件封装件，其中，芯片的背侧表面是多边形的，模具的标记区域被置于多边形的背侧表面的至少一个侧边和通路开口之间。8.如权利要求7所述的半导体器件封装件，其中，所述至少一个第一标记包括雕刻在与多边形的背侧表面的两个侧边分别相邻的标记区域中的两个第一标记。9.如权利要求1所述的半导体器件封装件，所述半导体器件封装件还包括位于芯片的背侧表面上的第二标记。10.一种层叠封装件，所述层叠封装件包括: 底部半导体封装件，包括 印刷电路板，具有上表面， 芯片，接合到印刷电路板，芯片具有面对印刷电路板的上表面的有效表面和背离印刷电路板的上表面的背侧表面， 模具，在印刷电路板的上表面处模塑到印刷电路板，保护芯片的侧面并暴露芯片的背侧表面，模具具有在模具中延伸的通路开口，以及 至少一个第一标记，雕刻在模具的标记区域中，其中，标记区域位于芯片的背侧表面和通路开口之间； 顶部半导体封装件，堆叠在底部半导体封装件上，并且包括基底和安装到基底的芯片；以及 电接触件，分别设置在通路开口中，并且将底部半导体封装件和顶部半导体封装件电连接。11.如权利要求10所述的层叠封装件，其中，底部半导体封装件的芯片包括应用处理器和片上系统中的一种，顶部半导体封装件包括动态随机存取存储器、包括控制器的NAND闪存、NOR闪存、静态随机存取存储器、铁电随机存取存储器、相变随机存取存储器和磁阻随机存取存储器中的一种。12.如权利要求10所述的层叠封装件，其中，模具具有覆盖底部半导体封装件的芯片的全部侧面并且暴露底部半导体封装件的芯片的背侧表面的暴露模塑底部填充结构。13.如权利要求10所述的层叠封装件，其中，从印刷电路板的上表面到底部半导体封装件的模具的顶表面的距离与从印刷电路板的上表面到底部半导体封装件的芯片的背侧表面的距离相同。14.一种层叠封装件，所述层叠封装件包括: 底部半导体封装件，包括 印刷电路板，具有上表面， 裸片，设置在印刷电路板的上表面上，裸片具有面对印刷电路板的上表面的有效表面， 导电凸起，设置在印刷电路板的上表面上，并且在裸片的有效表面处将印刷电路板电连接到裸片，以及 模塑层，在印刷电路板的上表面处模塑到印刷电路板，模塑层具有顶表面和通路开口，通路开口在顶表面处敞开并且在顶表面中延伸，模塑层的顶表面包括标记区域，标记区域位于层叠封装件的在裸片的外周和通路开口之间的区域中，模塑层的顶表面的标记区域展现包含关于层叠封装件的信息的至少一个第一标记； 顶部半导体封装件，堆叠在底部半导体封装件上，并且包括基底和安装到基底的芯片；以及 电接触件，分别设置在通路开口中，并且将底部半导体封装件的印刷电路板和顶部半导体封装件电连接。15.如权利要求14所述的层叠封装件，其中，底部半导体封装件包括第一芯片，第一芯片包括裸片，第一芯片具有背离印刷电路板的上表面的背侧表面，模塑层具有覆盖第一芯片的全部侧面并且暴露第一芯片的背侧表面的暴露模塑底部填充结构。16.如权利要求14所述的层叠封装件，其中，从印刷电路板的上表面到模塑层的顶表面的距离与从印刷电路板的上表面到第一芯片的背侧表面的距离相同。17.如权利要求14所述的层叠封装件，其中，电接触件在底部半导体封装件的印刷电路板和顶部半导体封装件的基底之间延伸。18.如权利要求15所述的层叠封装件，其中，所述至少一个标记雕刻在标记区域中，并且提供关于第一芯片的制造商的信息和/或识别第一芯片的型号或特性的信息。19.一种计算系统，所述计算系统包括板、安装到板的层叠封装件以及通过板连接到层叠封装件的显示器， 其中，层叠封装件包括: 底部半导体封装件，包括: 印刷电路板，具有上表面， 芯片，接合到印刷电路板，芯片具有面对印刷电路板的上表面的有效表面和背离印刷电路板的背侧表面， 模具，在印刷电路板的上表面处模塑到印刷电路板，保护芯片的侧面并暴露芯片的背侧表面，模具具有在模具中延伸的通路开口，以及 至少一个第一标记，雕刻在位于芯片的背侧表面和通路开口之间的模具的标记区域中； 顶部半导体封装件，堆叠在底部半导体封装件上，并且包括基底和安装到基底的芯片；以及 电接触件，分别设置在通路开口中，并且将底部半导体封装件和顶部半导体封装件电连接。20.如权利要求19所述的计算系统，其中，层叠封装件的底部半导体封装件的模具具有暴露底部半导体封装件的芯片的背侧表面的暴露模塑底部填充结构。21.如权利要求19所述的计算系统，其中，从印刷电路板的上表面到层叠封装件的底部半导体封装件的模具的顶表面的距离与从印刷电路板的上表面到底部半导体封装件的芯片的背侧表面的距离相同。22.如权利要求19所述的计算系统，其中，层叠封装件的所述至少一个第一标记被激光蚀刻在底部半导体封装件的模具的标记区域中，通路开口是激光钻出的开口。23.如权利要求19所述的计算系统，其中，层叠封装件的底部半导体封装件的芯片的背侧表面具有四边形的形状，并且还包括沿着与底部半导体封装件的芯片的背侧表面的对角线重合的轴位于标记区域中的识别标记。24.如权利要求23所述的封装件，其中，所述至少一个第一标记和识别标记被激光蚀刻在标记区域中，通路开口是激光钻出的开口。25.如权利要求19所述的计算系统，其中，层叠封装件的芯片包括应用处理器和片上系统中的一种，层叠封装件的顶部半导体封装件包括动态随机存取存储器、包括控制器的NAND闪存、NOR闪存、静态随机存取存储器、铁电随机存取存储器、相变随机存取存储器和磁阻随机存取存储器中的一种。
【专利摘要】提供了半导体器件封装件、层叠封装件和包括该层叠封装件的计算装置。所述半导体器件封装件包括印刷电路板(PCB)、接合到PCB的芯片、保护芯片并且暴露芯片的背侧表面的模具、在模具中延伸以暴露接合到PCB的第一接触件的通路开口以及雕刻在模具的位于芯片的背侧表面和通路开口之间的标记区域中的至少一个第一标记。模具具有覆盖芯片的侧面同时暴露芯片的背侧表面的暴露模塑底部填充(eMUF)结构。PoP封装件包括堆叠在半导体封装件上并与其电连接的顶部封装件。
【IPC分类】H01L25/065, H01L23/544
【公开号】CN105489592
【申请号】CN201510646339
【发明人】权兴奎, 李海求, 赵炳演
【申请人】三星电子株式会社
【公开日】2016年4月13日
【申请日】2015年10月8日
【公告号】US20160099205