半导体集成电路装置的制造方法
【技术领域】
[0001]本申请涉及一种半导体集成电路装置，该半导体集成电路装置包括使用鳍片(f i η)结构的晶体管的标准单元。
【背景技术】
[0002]作为在半导体基板上形成半导体集成电路的方法，标准单元法已为人所知。标准单元法是指，预先准备好具有特定逻辑功能的基本单位(例如，反相器、锁存器、触发器以及全加器等)以作为标准单元，然后将多个标准单元布置在半导体基板上后，将这些标准单元之间用布线连接起来，由此设计出LSI(Large Scale Integrat1n，大规模集成电路)芯片的方法。
[0003]近年来，在半导体器件领域，提出了利用鳍片结构的晶体管(以下称作“鳍式晶体管”)的方案。图12是示出鳍式晶体管的简要结构的示意图。不同于现有二维结构的M0S(Metal-Oxide Semi conductor，金属氧化物半导体)晶体管，鳍式晶体管的源极和漏极具有被称为鳍片的隆起的立体结构。并且鳍式晶体管的栅极以围住该鳍片的方式布置。借助这样的鳍片结构，沟道区域就会由鳍片的三个面形成，因此，与现有结构相比，对沟道的控制性得到了大幅改善。由此，能够实现减少漏功率、提高通态电流、以及降低工作电压等效果，从而能够提高半导体集成电路的性能。
[0004]作为对鳍片结构制作方面的改进，专利文献1中示出了下述方法，S卩，使鳍片的形成方向与硅基板的结晶方向相一致后，选择性地进行蚀刻的方法。
[0005]专利文献1:日本公开专利公报特开2008-219002号
【发明内容】
[0006]-发明所要解决的技术问题_
[0007]就鳍片结构而言，鳍片未必会在其整个长度方向上均一地形成。即，鳍片的宽度未必在其整个长度方向上都相等，会产生一定程度的偏差。特别是，鳍片的宽度有越靠近鳍片的终端部越变窄的倾向。由此，如果将晶体管形成在鳍片的终端部附近，就很有可能无法获得所期望的性能。
[0008]另外，将布线、接触部(contact)连接到鳍片的终端部上时，就有可能因鳍片的终端部出现形成不良及/或布线、接触部的掩膜位置错位，而导致鳍片与布线、接触部的电气接触劣化，使得电阻特性产生偏差。该偏差有可能导致半导体芯片的成品率降低。
[0009]本申请的目的在于:在包括使用鳍式晶体管的标准单元的半导体集成电路装置中，能够抑制鳍片终端部的宽度变窄所造成的影响，从而能够抑制性能偏差。
[0010]-用以解决技术问题的技术方案-
[0011]本申请的一个方案为:半导体集成电路装置包括具有沿第一方向延伸的鳍片的标准单元，所述标准单元包括:有源晶体管(active transistor)，其由所述鳍片和栅极布线构成，所述栅极布线沿垂直于所述第一方向的第二方向延伸且被设置在所述鳍片上；以及虚拟晶体管(dummy transistor)，其由所述鳍片和虚拟栅极布线构成，所述虚拟栅极布线与所述栅极布线并列设置在所述鳍片上，所述虚拟晶体管与所述有源晶体管共用源极的节点和漏极的节点中的一节点。
[0012]根据该方案，因为有虚拟晶体管存在，所以有源晶体管的源极的节点和漏极的节点中的一节点就会位于离开鳍片终端部附近的位置。即，鳍片宽度很可能变窄的鳍片终端部偏离开有源晶体管的节点所在的位置。由此，能够避免鳍片终端部的宽度变窄对有源晶体管所造成的影响，从而能够抑制有源晶体管的性能偏差。
[0013]-发明的效果-
[0014]根据本申请，在包括使用鳍式晶体管的标准单元的半导体集成电路装置中，能够抑制鳍片终端部的宽度变窄所造成的影响。因此，能够抑制半导体集成电路装置的性能偏差。
【附图说明】
[0015]图1是示出第一实施方式所涉及的半导体集成电路装置具备的标准单元的布局结构示例的俯视图。
[0016]图2是图1中的标准单元的电路图。
[0017]图3是示出图1中的布局结构的比较例的俯视图。
[0018]图4是示出第二实施方式所涉及的半导体集成电路装置具备的标准单元的布局结构示例的俯视图。
[0019 ]图5是示出图4中的布局结构的比较例的俯视图。
[0020]图6是示出在第二实施方式中的标准单元的其它布局结构示例的俯视图。
[0021]图7是示出在第二实施方式中的标准单元的其它布局结构示例的俯视图。
[0022]图8是示出在实施方式中的标准单元的其它布局结构示例的俯视图。
[0023]图9是图8中的标准单元的电路图。
[0024]图10是示出在实施方式中的标准单元的其它布局结构示例的俯视图。
[0025]图11是图10中的标准单元的电路图。
[0026]图12是示出鳍片结构的晶体管的简要结构的示意图。
【具体实施方式】
[0027]下面，参照附图对实施方式进行说明。在以下实施方式中，假设半导体集成电路装置包括多个标准单元，并且其中至少一部分标准单元使用鳍式晶体管。
[0028]此外，在本说明书中，将有助于标准单元的逻辑功能的晶体管称为“有源晶体管”，将有源晶体管以外的晶体管即对标准单元的逻辑功能没有助益的晶体管称为“虚拟晶体管”。
[0029](第一实施方式)
[0030]图1是示出第一实施方式所涉及的半导体集成电路装置具备的标准单元的布局结构示例的俯视图。图2是图1中的标准单元的电路图。如图2所示，图1中的标准单元1是形成双输入N0R(或非)电路的单元。在图1和其它俯视图中，由鳍片和在该鳍片上形成的栅极来构成鳍式晶体管。局部布线在当俯视时与鳍片或者栅极重叠的部分形成为与鳍片或者栅极中的上侧部分抵接，从而电连接。金属布线位于局部布线的上层，并经由接触部而与局部布线连接。需要说明的是，在图1中，为了便于看图，对鳍片标注了斜线。然而，对于位于栅极下侧的部分则未标注斜线。此外，对局部布线和金属布线也标注了种类不同的斜线，将金属布线与局部布线经由接触部连接的部分涂成了黑色。在其它俯视图中亦同。
[0031 ]如图1所示，标准单元1具有沿图1中的横向(第一方向)延伸的鳍片11、16。鳍片11用于在N型区域构成N型晶体管，鳍片16则用于在P型区域构成P型晶体管。即，由鳍片11和沿图1中的纵向(垂直于第一方向的第二方向)延伸且被设置在鳍片11上的栅极布线12、13分别构成有源晶体管即N型晶体管NUN2J型晶体管N1、N2共用漏极。另外，由鳍片16和沿图1中的纵向延伸且被设置在鳍片16上的栅极布线17、12、13、18分别构成有源晶体管即P型晶体管？1、卩2、？3、卩4。
[0032]在标准单元1的下端设置有沿图1中的横向延伸且供给接地电位的接地布线8a;在标准单元1的上端设置有沿图1中的横向延伸且供给电源电位的电源布线8h。在标准单元1的左右端分别设置有沿图1中的纵向延伸的虚拟栅极布线9a、9b。
[0033]进而，在鳍片11上构成有虚拟晶体管D1、D2。即，由鳍片11和与栅极布线12并列设置在鳍片11上的虚拟栅极布线14构成虚拟晶体管DUN型晶体管N1与虚拟晶体管D1共用源极，作为电源电位之一例的接地电位被供给该源极。由鳍片11和与栅极布线13并列设置在鳍片11上的虚拟栅极布线15构成虚拟晶体管D2』型晶体管N2与虚拟晶体管D2共用被供给接地电位的源极。虚拟晶体管D1、D2的源极、漏极以及栅极都连接到作为电源布线之一例的接地布线8a上。
[0034]N型晶体管N1与虚拟晶体管D1共用源极，并与作为第三晶体管的N型晶体管N2共用漏极。N型晶体管N2与虚拟晶体管D2共用源极，并与作为第三晶体管的N型晶体管N1共用漏极。即，在图1中的布局结构下，在N型区域，所有的有源晶体管N1、N2与其它晶体管共用源极和漏极两者的节点。