，再制作半导体结构的其余构件，如图1中的源极电极112、漏极电极114等。在其他实施例中，形成凹部102时还可在相对漏极108的栅极电极106旁的所述硅基板内也形成另一凹部，并且与漏极108同时选择性成长宽能隙材料作为源极110，应可进一步防止DIBL效应。
[0059]图3是依照本发明的又一实施例的一种半导体结构的剖面示意图。
[0060]请参照图3，本实施例的半导体结构包括基板300、位于基板300上的外延结构302、位于外延结构302上的氧化硅层304、氧化硅层304上的硅层306 (其与氧化硅层304构成硅堆叠层308)、栅极电极312、漏极314以及源极316。上述硅堆叠层308具有至少一开口 310露出外延结构302，漏极314就是自开口 310内的外延结构302选择性成长的宽能隙材料，譬如氮化镓或碳化硅或其他能隙大于1.7eV的材料，且宽能隙材料的厚度为0.1 μ m-2 μ m0上述栅极电极312位于开口 310旁的硅层306上，且源极316是相对漏极314而位于栅极电极312旁的硅层306内。
[0061]在本实施例中，上述源极316例如掺杂区；或者，在形成开口 310时在预定形成源极316的硅堆叠层308内形成另一开口，并且与漏极314同时选择性成长宽能隙材料作为源极316。此外，栅极电极312和硅层306之间可设置栅绝缘层318，并且在漏极314与源极316上形成相接触的漏极电极324和源极电极322。
[0062]图4A至图4F是依照本发明的另一实施例的一种半导体结构的制作流程剖面示意图。
[0063]请参照图4A，本实施例的方法是先在基板400上形成外延结构402，其中基板400例如娃(111)基板或蓝宝石(Sapphire)基板，且所述外延结构402可为单层或多层结构，譬如从基板400依序成长的AlN成核(nucleat1n)层、GaN是缓冲(buffer)层、未掺杂氮化镓(U-GaN)层、U-AlGaN层以及U-GaN盖(cap)层，这种外延结构402为具有二维电子气(2DEG)的氮化镓异质外延结构。随后，在外延结构402上形成氧化硅层404，其沉积方式例如CVD，且厚度约为0.5 μ m-2 μ m。
[0064]然后，请参照图4B，接合绝缘体上硅层基板406与外延结构403上的氧化硅层404，其中绝缘体上硅层基板406是由第一硅层408、绝缘中间层410与第二硅层412所构成，且氧化硅层404是与第一硅层408接触。第一硅层408例如是Si (100)层。上述接合方式例如，先将氧化硅层404与第一硅层408互相接触，在炉管真空环境中以熔融胶合(fus1n bond)方式做晶片接合，条件为850°C -950°C, 1-2小时。
[0065]请参照图4C，完全去除绝缘体上硅层基板的绝缘中间层(410)与第二硅层(412)，只留下第一硅层408。然后，在第一硅层408中形成源极掺杂区414与漏极掺杂区416。举例来说，可利用BF2离子注入，剂量(dose)为I X 1015cm 2_5X 1015cm 2、能量(energy) 10keV_20keV ;接着通过快速热过程(rapid thermal process, RTP)进行活化制作工艺。
[0066]然后，请参照图4D，去除部分第一硅层408与氧化硅层404，以形成穿过漏极掺杂区416的开口 418，并露出所述外延结构402，此时可露出预定制作氮化物器件的区域420内的外延结构402。而且为了去除第一硅层408与氧化硅层404，可先在第一硅层408上形成硬掩模422，这层硬掩模202例如通过CVD形成的氧化硅层。然后，可通过光刻法定义硬掩模202，将预定去除的部位(开口 418和区域420)露出。接着利用如CHF3气体的干式蚀刻剂进行蚀刻，直到外延结构402的表面露出。
[0067]请参照图4E，自开口 418内的外延结构402选择性成长宽能隙材料作为漏极424，其方法例如以有机金属化学气相沉积法选择性成长P型氮化镓材料之类的宽能隙材料。在其他实施例中，源极区域也可以采用选择性成长的宽能隙材料，其步骤可以在图4D去除部分第一硅层408与氧化硅层404时，就先形成穿过源极掺杂区414的开口，然后在图4E的过程中，选择性成长宽能隙材料作为源极。在完成宽能隙材料的形成后，将硬掩模202去除，再通过干式氧化法(dry oxidat1n)形成栅绝缘层426。然后，在源极掺杂区414与漏极掺杂区416之间形成栅极电极428，同时可选择在区域420内也形成栅极电极430。
[0068]另外，在图4E的过程中，也可在形成栅绝缘层426后，同时制作出源极、漏极与栅极的(金属)电极，请参照图4F。可先将源极掺杂区414与漏极424上方的部分栅绝缘层426用如01匕气体的干式蚀刻剂去除，再通过蒸镀或溅镀的方式形成源极电极432和436、漏极电极434和438与栅极电极428和430，其中前述(金属)电极譬如Ti/Al、Ni/Au或无Au之类的金属材料，或者与源极电极432和436、漏极电极434和438形成欧姆接触电极与栅极电极428和430形成肖特基(Schottky)接触电极的金属电极材料。
[0069]综上所述，本发明利用选择性成长(Selectively Area Growth)方式，成长宽能隙材料于漏极区域，而达到降低DIBL效应的功效。同时，在制造过程中还可整合硅器件与氮化镓系的器件在同一个芯片上，能增加半导体结构的应用面。
[0070]虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。
【主权项】
1.一种半导体结构，其特征在于，所述半导体结构包括: 硅基板，具有至少一凹部，所述凹部包括(111)晶面； 栅极电极，位于所述凹部旁的所述硅基板上； 漏极，位于所述栅极电极旁的所述凹部内，其中所述漏极是选择性成长于所述凹部内的宽能隙材料；以及 源极，相对所述漏极而位于所述栅极电极旁的所述硅基板内。2.如权利要求1所述的半导体结构，其特征在于，所述凹部还包括位于相对所述漏极的所述栅极电极旁的所述硅基板内，且所述源极是选择性成长于所述凹部内的宽能隙材料。3.一种半导体结构，其特征在于，所述半导体结构包括: 基板； 外延结构，位于所述基板上； 氧化娃层，位于所述外延结构上； 硅层，位于所述氧化硅层上并与所述氧化硅层构成硅堆叠层，且所述硅堆叠层具有至少一开口露出所述外延结构； 栅极电极，位于所述开口旁的所述硅层上； 漏极，位于所述栅极电极旁的所述开口内，其中所述漏极是自所述开口内的所述外延结构选择性成长的宽能隙材料；以及 源极，相对所述漏极而位于所述栅极电极旁的所述硅层内。4.如权利要求3所述的半导体结构，其特征在于，所述开口还包括位于相对所述漏极的所述栅极电极旁的所述硅层内，且所述源极是选择性成长于所述开口内的宽能隙材料。5.如权利要求1-4中任一所述的半导体结构，其特征在于，所述宽能隙材料包括氮化镓、碳化娃或能隙大于1.7eV的材料。6.如权利要求1-4中任一所述的半导体结构，其特征在于，所述宽能隙材料的厚度为0.1 μ m-2 μ m。7.一种半导体结构的制造方法，其特征在于，所述方法包括: 在基板上形成外延结构； 在所述外延结构上形成氧化娃层； 接合绝缘体上硅层基板与所述外延结构上的所述氧化硅层，其中所述绝缘体上硅层基板是由第一硅层、绝缘中间层与第二硅层所构成，所述氧化硅层是与所述第一硅层接触；完全去除所述绝缘体上硅层基板的所述绝缘中间层与所述第二硅层； 在所述第一硅层中形成源极掺杂区与漏极掺杂区； 去除部分所述第一硅层与所述氧化硅层，以形成穿过所述漏极掺杂区的第一开口，并露出所述外延结构； 自所述第一开口内的所述外延结构选择性成长宽能隙材料作为漏极；以及 在所述源极掺杂区与所述漏极掺杂区之间形成栅极电极。8.如权利要求7所述的半导体结构的制造方法，还包括: 去除部分所述第一硅层与所述氧化硅层时，形成穿过所述源极掺杂区的第二开口，并露出所述外延结构；以及 自所述第二开口内的所述外延结构选择性成长宽能隙材料作为源极。9.如权利要求7所述的半导体结构的制造方法，还包括: 去除部分所述第一硅层与所述氧化硅层时，形成露出所述外延结构的氮化物器件区域；以及 在形成所述栅极电极后，在所述氮化物器件区域形成氮化物器件。10.如权利要求7-9中任一所述的半导体结构的制造方法，其特征在于，选择性成长所述宽能隙材料的方法包括有机金属化学气相沉积法。
【专利摘要】本发明公开一种半导体结构及其制造方法。所述半导体结构包括硅基板、栅极电极、漏极、以及源极。硅基板具有至少一凹部，所述凹部包括(111)晶面。栅极电极位于所述凹部旁的所述硅基板上。漏极位于所述栅极电极旁的所述凹部内，其中所述漏极是选择性成长于所述凹部内的宽能隙材料。源极则是相对所述漏极而位于所述栅极电极旁的所述硅基板内。因为漏极是宽能隙材料，所以能解决硅金属氧化物半导体场效应晶体管(MOSFET)器件的漏极端引入的势垒降低(DIBL)效应。
【IPC分类】H01L21/336, H01L29/78
【公开号】CN105552125
【申请号】CN201410608814
【发明人】郭威宏, 林素芳, 周以伦, 傅毅耕
【申请人】财团法人工业技术研究院
【公开日】2016年5月4日
【申请日】2014年10月31日