避免，特别如果导体330的材料可以迀移到诸如(一个或多个)半导体台面191、192的半导体材料中从而影响掺杂剂浓度以及影响击穿电压和其它器件参数时，所述直接接触可能是不合期望的。特别是其中导体330的界面610与栅电极150特别是其顶表面155进行接合，所图示的几何形状因此可以避免关联于电迀移的问题。额外地，导体可以减少器件的发热，否则这可以是显著的，特别在操作于高电流密度下的器件中。
[0060]更具体地，由于电介质接触间隔物211、212在自对准立柱201、202的侧壁上被形成，导体330也相对于立柱201、202并且因此相对于台面191、192的侧壁自对准地被形成，并且因此与栅电介质262等同地间隔开，以避免金属与栅电介质262之间的直接接触。
[0061]导体330具有沿平行于主表面101的线的这样的横向宽度，所述横向宽度小于栅电极150沿该线的横向宽度。
[0062]导体330可以被形成为与栅电极150具有界面610，界面610诸如在平行于主表面101的方向上沿栅电极150的延伸而延伸。因此，导体330可以形成相对低的电阻路径，特别是相比于在其中电流沿仅栅电极150的广度诸如沿沟槽长度行进的器件。栅电极150的长度可以影响栅电阻，这可以进而显著影响器件性能极限。如在本文中所描述的，导体330可以减小栅电阻，并且改进器件性能。
[0063]导体330可以具有大于栅电极150的电导率的比电导率或总电导率。这可以有益地减小栅电阻。
[0064]可选地，导体330被形成，使得导体330的顶表面350在电介质接触间隔物211、212之间的开口 400中。如果导体330的顶表面350在开口 400中，则导体330的横截面积可以被有益地增加，从而减小栅电阻和/或增加半导体器件I的开关速度能力。
[0065]应当指出，减小的栅电阻率可以允许形成更窄的栅电极，这可以允许器件的晶体管的区域密度的增加。此外，通过在对导体330的沉积中利用自对准过程，半导体台面191、192可以被收窄。这可以有益地增加半导体器件I的晶体管的密度。此外，收窄台面191、192允许增加半导体台面191、192之间的漂移区123的掺杂浓度，这减小半导体器件的导通电阻。导体330可以被形成，使得导体330从主表面101之下延伸到主表面101之上。
[0066]导体330的形成可以包含对形成导体330的材料进行沉积，可选地之后是对形成导体的材料的一部分进行蚀刻。这可以导致对导体330的横截面积的最优控制，诸如最大化导体330的面积以减小栅电阻和/或增加器件开关速度。
[0067]导体330可以包含金属、金属合金、金属氮化物、金属硅化物及其组合中的至少一个。在一些实施例中，导体可以排除多晶硅(包含重掺杂硅)，并且使用更导电的材料，例如用以最小化栅电阻。
[0068]图2D图示了根据本文中描述的实施例的填充物材料340的沉积。填充物材料340可以是可以保留直到完成半导体器件的形成的诸如氮化物的绝缘体。可替换地，如在一些实施例中那样，特别是如果期望从上面与导体330电接触时，填充物材料340可以是可移除的。例如，可移除的填充物材料340可以是可以被灰化的碳基材料，例如碳和/或诸如抗蚀剂的聚合物。填充物材料340可以至少部分上保护底层导体330免于在随后的处理步骤期间被移除，所述处理步骤诸如是立柱201、202的移除。填充物材料340可以掩蔽导体330的顶表面350。
[0069]图2E图示了根据本文中描述的实施例的对立柱201、202的移除。立柱201、202可以在形成导体330之后例如通过蚀刻而被移除。立柱201、202的移除可以暴露各自的相邻半导体台面191、192的顶表面196、197。立柱201、202的移除还可以暴露电介质接触间隔物211、212的外侧壁221、222。布置在给定沟槽1990之上的电介质接触间隔物211、212的暴露的外侧壁221、222背向彼此。
[0070]填充物材料340也可以被移除，这导致给定沟槽190之上的电介质接触间隔物211,212的暴露的内侧壁223、224，该内侧壁223、224面向彼此并且因此面向开口 400。
[0071]图2F到2H图示了根据本文中描述的实施例的电介质接触间隔物211、212的加宽和电介质接触间隔物211、212之间的区域的掩蔽。加宽电介质接触间隔物211以减少半导体台面191、192的顶表面196、197的暴露的表面积可以在形成电接触315之前被完成。在导体150之上，电介质接触间隔物211、212之间的区域可以例如与加宽电介质接触间隔物21U212同时地被掩蔽。
[0072]电介质接触间隔物211、212之间的区域的掩蔽可以辅助使导体330与诸如源接触的电接触315绝缘，所述电接触315可以沿半导体器件I的主表面的大部分延伸。
[0073]加宽电介质接触间隔物211可以对形成电绝缘有益，例如使随后形成的诸如源金属的与半导体台面的电接触与导体330和/或栅电极150绝缘。
[0074]如图2F中图示的，根据本文中描述的实施例，加宽电介质接触间隔物211可以包括沉积进一步的电介质材料以在半导体台面191、192的顶表面196、197上形成第一绝缘层230。形成第一绝缘层230的进一步电介质材料还可以被沉积在导体150之上的电介质接触间隔物211、212之间的区域中。第一绝缘层230可选地可以完全填充导体150之上电介质接触间隔物211、212之间的开口 400。
[0075]图2F图示了一种可替换项，其中第一绝缘层230形成共形层，所述共形层进一步收窄电介质接触间隔物211、212的内侧壁223、224之间的开口 400，并且还收窄半导体台面191、192之上电介质接触间隔物211、212的外侧壁221、222之间的空间。第一绝缘层230不完全填充电介质接触间隔物211、212的内侧壁223、224之间的空间。
[0076]为完全填充电介质接触间隔物211、212的内侧壁223、224之间的空间，如图2G中图示的，进一步的电介质材料可选地可以被沉积以形成第二绝缘层235，以填充导体150之上电介质接触间隔物211、212的内侧壁之间的区域。
[0077]第一绝缘层230可以沿在导体150之上的区域内面向彼此的电介质接触间隔物的外侧壁221、222和内侧壁223、224被沉积。
[0078]在可选的进一步过程中，如图2G中图示的，第二绝缘层235典型地通过共形沉积过程被沉积到第一绝缘层230上。沉积的第二绝缘层235完全填充导体150之上的区域内的电介质接触间隔物211、212的内侧壁223、224之间的剩余空间，从而不保留开口 400。
[0079]由于半导体台面191、192之上的第一绝缘层230的外侧壁271 (该外侧壁271面向彼此)之间的剩余距离dout大于沟槽190之上的第一绝缘层230的内侧壁272 (该内侧壁272面向彼此)之间的剩余距离din (见图2F)，所以第二绝缘层235完全填充侧壁272之间的空间。另一方面，如图2G中所示，空间275保留在台面191、192之上在第一绝缘层230的外侧壁271之间。
[0080]如图2H中所示，第二绝缘层235可以被各向异性地进行蚀刻使得形成间隔物，所述间隔物用作对第一绝缘层230进行蚀刻的蚀刻掩模。使用各向异性蚀刻的第二绝缘层235对第一绝缘层230进行蚀刻暴露半导体台面191、192的顶表面196、176的部分。第一绝缘层230和第二绝缘层235的电介质材料可以沿外侧壁221、222至少部分上保留，从而半导体台面191、192的顶表面196、197的暴露的表面积在横向上被减小。此外，沟槽190之上电介质接触间隔物212之间的区域或空间可以在蚀刻期间保持被掩蔽。
[0081]第二绝缘层235可以被各向异性地蚀刻以形成用于对第一绝缘层230进行蚀刻的蚀刻掩模，之后是使用由第二绝缘层235形成的蚀刻掩模对第一绝缘层230进行蚀刻。在进一步的过程中，第一和第二绝缘层230、235这两者都使用电介质接触间隔物211、212作为停止被回抛光。所产生的结构在图2H中图示，其中被蚀刻和回抛光的第一绝缘层230形成第一电介质层231，并且被蚀刻和回抛光的第二绝缘层235形成第二电介质层232。
[0082]可替换地，第一和第二绝缘层230、235这两者都可以首先使用电介质接触间隔物211、212作为停止被回抛光，之后是第二绝缘层235的各向异性蚀刻以形成用于对第一绝缘层230进行蚀刻的蚀刻掩模，所述第一绝缘层230随后使用由第二绝缘层235形成的蚀刻掩模被蚀刻。所产生的结构也在图2H中图示。
[0083]图2H图示了根据本文中描述的实施例的每个具有被部分暴露的顶表面197的半导体台面191、192。更具体地说，顶表面的部分197在多于一个半导体台面191、192的可以被部分暴露的区域中被暴露。
[0084]第二电介质层232完全填充被布置在沟槽190之上的第一绝缘层230的内侧壁272和被布置在台面191、192之上的第一绝缘层230的外侧壁271之间的开口或空间。沟槽190之上的开口因此被完全填充，而开口 401在台面191、192之上保留以暴露台面191、192的顶表面196、197的一部分。
[0085]至少一个顶表面196、197可以诸如通过蚀刻到至少一个半导体台面191、192中而形成凹陷。
[0086]如在图1和21中可见，电接触315可以诸如通过将导电材料沉积到半导体台面191、192中的至少一个的暴露的顶表面196上而被形成。电接触315可以关于相邻半导体台面191、192自对准，并且可以接触相邻半导体台面191、192中的至少一个。可以使电接触315与导体330绝缘。电接触315可以提供由半导体器件I形成的至少一个晶体管的源接触。
[0087]金属接触315可以这样来形成:结合可以形成半导体器件的源金属化的顶金属化316，或通过使用分离过程来形成接触315和顶金属化316。
[0088]图3图示了根据本文中描述的