0039]311、312、313、314 ?虚设栅极堆叠。
【具体实施方式】
[0040]以下以各实施例详细说明并伴随着【附图说明】的范例，做为本发明的参考依据。在附图或说明书描述中，相似或相同的部分皆使用相同的附图标记。且在附图中，实施例的形状或是厚度可扩大，并以简化或是方便标示。再者，附图中各元件的部分将以分别描述说明之，值得注意的是，图中未示出或描述的元件，为本领域普通技术人员所知的形式。
[0041]图1为用以形成一半导体装置的一方法20的流程图。方法20起始于进行步骤22，于一基板中形成一第一井和相反掺杂的一第二井。接着，进行方法20的步骤24，于上述基板上方形成一元件栅极和一虚设栅极。上述元件栅极形成于第一井和第二井上方。上述虚设栅极形成于第二井上方。上述第一井和第二井借由一空隙隔开。接着，进行方法20的步骤26，形成一保护遮罩，以覆盖第一井和第二井之间的空隙。接着，进行步骤28，形成一源极区和一漏极区。上述源极区和上述漏极区具有相同的掺杂极性。接着，进行方法20的步骤30，移除上述保护遮罩。接着，进行方法20的步骤32，形成用于上述源极区、上述漏极区、上述元件栅极、上述虚设栅极和从上述空隙暴露出一部分的上述第二井的硅化物。
[0042]图2至图6为依据本发明不同实施例的高压晶体管元件的不同工艺步骤的剖面图。图7和图8为依据本发明其他实施例的高压晶体管元件的一个工艺步骤的剖面图。可以了解，图2至图8是经过简化，以更为了解本发明的发明概念。因此，应注意的是可于图2至图8所示工艺之前，之中或之后提供额外的工艺步骤，并且可仅于说明书中简单描述一些其他的工艺。
[0043]请参考图2，在本发明一实施例中，高压晶体管元件为一高压N型金属氧化物半导体晶体管(以下简称HV NM0S)40。可以了解后续说明也可以应用于例如借由反转掺杂极性形成的一高压P型金属氧化物半导体晶体管(以下简称HV PM0S)。然而，为了简化起见，仅说明HV NMOS。回到图2，HV NMOS晶体管包括一基板45。上述基板45为掺杂例如硼的P型掺质的一娃基板。
[0044]于上述基板45中形成绝缘结构50和51。在本发明一实施例中，绝缘结构50和51可为分别包括一介电材料的浅沟槽隔绝(STI)结构。上述介电材料可为氧化硅或氮化硅。可于上述绝缘结构50和51之间的上述基板45中形成掺杂井60和61。上述掺杂井60掺杂例如硼的P型掺质，且上述掺杂井61掺杂例如砷或磷的N型掺质。上述掺杂井61也可视为一N型漂移区(N-drift reg1n)。
[0045]在本发明其他实施例中，在用以取代HVNMOS晶体管40的高压P型金属氧化物半导体晶体管(HV PM0S)的形成处，可于基板中形成一深N型井(deep N_well)，且于上述深N型井中形成反转掺杂极性的掺杂井60和61--上述掺杂井60掺杂一N型掺质，且上述掺杂井
61掺杂一 P型掺质。
[0046]请再参考图2，于上述基板45上方形成栅极堆叠70和71。上述栅极堆叠70和71可分别包括栅极介电层80和81。在本发明一实施例中，栅极介电层80和81可分别包括栅极层90和91，设置于栅极介电层80和81的上方。每一个上述栅极层90和91可包括一多晶娃材料。
[0047]如图2所示，上述栅极堆叠70不但形成于部分掺杂井60，而且形成于部分掺杂井61的上方。上述栅极堆叠71形成于部分掺杂井61的上方。上述栅极堆叠71视为一虚设栅极，且会于后续说明。上述栅极堆叠70和71借由一空隙95隔开。换句话说，上述栅极堆叠70和71借由一距尚100隔开。
[0048]请参考图3，形成一光致抗蚀剂遮罩102以保护上述掺杂井61不被掺杂掺质。可借由一常用光刻工艺形成上述光致抗蚀剂遮罩102，举例来说，可借由形成一光致抗蚀剂层和图案化上述光致抗蚀剂层成为上述光致抗蚀剂遮罩102。之后，进行一离子注入工艺，以于上述掺杂井61中形成轻掺杂源极区105。在上述离子注入工艺期间，上述栅极堆叠70也可视为一保护遮罩且保护其下的部分掺杂井60不被掺杂掺质。由于本实施例显示一HV NMOS晶体管，所以用例如砷或磷的一 N型掺质来掺杂上述轻掺杂源极区105。
[0049]请参考图4，在一常用的灰化或剥除工艺中，移除上述光致抗蚀剂遮罩102。然后，于上述栅极堆叠70的侧壁上形成栅极间隙壁110和111，且于上述栅极堆叠71的侧壁上形成栅极间隙壁112和113。栅极间隙壁110和111也可做为上述栅极堆叠70的一部分，且栅极间隙壁112和113也可做为上述栅极堆叠71的一部分。可使用常用的一沉积工艺和一蚀刻工艺(举例来说，一异向性蚀刻工艺)形成栅极间隙壁110至113。栅极间隙壁110至113可包括例如氮化娃、氧化娃、碳化娃、氮氧化娃或上述组合的一适当介电材料。
[0050]之后，形成一光致抗蚀剂遮罩120以覆盖每一个上述栅极堆叠70和71的一部分。可借由常用的一光刻工艺形成上述光致抗蚀剂遮罩120。如图3所示，光致抗蚀剂遮罩120也会填入上述空隙95。光致抗蚀剂遮罩120的一个目的为保护上述空隙95下方的部分掺杂井61在之后的掺杂工艺中不被掺杂掺质。
[0051]分别于掺杂井60和61中形成一重掺杂源极区130和一重掺杂漏极区131。可借由常用的一离子注入工艺或一扩散工艺形成上述重掺杂源极区130和重掺杂漏极区131。上述重掺杂源极区130和重掺杂漏极区131也可视为有源区。上述重掺杂源极区130和重掺杂漏极区131具有与掺杂井61相同的掺杂极性。因此，对于一HV NMOS晶体管而言，可分别用例如砷或磷的一 N型掺质来掺杂上述重掺杂源极区130和重掺杂漏极区131。
[0052]由于掺质不能穿透上述栅极堆叠70和71以及围绕上述栅极堆叠的上述栅极间隙壁110至113，所以上述重掺杂源极区130自对准于上述栅极堆叠70的上述栅极间隙壁110而形成，且上述重掺杂漏极区131自对准于上述栅极堆叠71的上述栅极间隙壁113而形成。在某种程度上，上述栅极堆叠70和71帮助上述重掺杂漏极区131“外推”远离于上述重掺杂源极区130。
[0053]公知的一高压晶体管元件的形成方法并不包括形成栅极堆叠71。就其本身而论，上述公知方法靠使用一光致抗蚀剂遮罩，以精确地定义高压晶体管元件的漏极区域。上述公知方法加重用以形成光致抗蚀剂遮罩的光刻工艺的负担，而导致工艺上不稳定或元件电性性能稳定性的变异。
[0054]此时，栅极堆叠71的形成允许以一自对准方式形成上述重掺杂漏极区131，以使上述重掺杂漏极区的边缘能与上述栅极间隙壁113对齐。光致抗蚀剂遮罩120用于保护上述空隙95下方的掺杂井61区域在之后的掺杂工艺中不被掺杂掺质，但并非长久用于定义上述重掺杂漏极区131的区域。相反地，光致抗蚀剂遮罩120的叠对(overlay)要求并不严密一一其可形成为稍宽或稍窄的光致抗蚀剂遮罩120，且不会冲击上述重掺杂漏极区131的区域，只要光致抗蚀剂遮罩120的边缘形成于在栅极堆叠70和71的内部。
[0055]此外，在半导体工艺中，具有最