倒装高压led芯片的制作方法
【技术领域】
[0001]本实用新型属于半导体光电芯片技术领域，尤其涉及一种倒装高压LED芯片。
【背景技术】
[0002]随着LED (发光二极管)发光效率的不断提高，LED已成为近年来最受重视的光源之一。随着LED工艺的发展，直接采用高压驱动的LED已经实现。高压LED的效率优于一般传统低压LED，主要归因于小电流、多单元的设计能均匀的将电流扩散开，而且高压LED可以实现直接高压驱动，从而节省LED驱动的成本。
[0003]现有的高压LED芯片存在着功率增加、散热难及可靠性降低的问题，针对这些问题，业界对高压LED芯片的结构出了进一步的改进。例如，专利申请号为201310465534.7的中国实用新型专利申请公开了一种LED倒装高压芯片及其制作方法，其在芯片的第二绝缘层上覆盖两个大焊盘，通过AuSn或锡膏焊接把热量从焊盘扩散到基板。上述LED倒装高压芯片主要通过传导散热，但是其第二绝缘层采用有机硅胶制成且厚度大于6um，由于第二绝缘层较厚而且导热系数较低，所以热量依然难以导出，热量聚集在芯片上会影响芯片可靠性，增加光衰和减少芯片寿命，LED高压芯片的导热及可靠性问题仍然没有得到解决。
【实用新型内容】
[0004]本实用新型的目的是提供一种能够改善散热问题的倒装高压LED芯片。
[0005]为了实现上述目的，本实用新型采取如下的技术解决方案:
[0006]倒装高压LED芯片，包括衬底以及位于所述衬底表面上彼此相互独立的M个芯片，M ^ 2，所述每个芯片包括依次生长于所述衬底表面上的N型氮化镓层、发光层及P型氮化镓层，所述N型氮化镓层、发光层及P型氮化镓层构成芯片的外延层，所述每个芯片的P型氮化镓层上形成有反射层；覆盖所述每个芯片的外延层及反射层表面的第一绝缘层；与第一芯片的反射层电连接的P引线电极；与第M芯片的N型氮化镓层电连接的N引线电极；依次将第i芯片的N型氮化镓层和第i+Ι芯片的反射层进行串联电连接的PN引线连接电极，i = 1，…，M-1，每两个相互串联的芯片的PN引线连接电极彼此相互独立，在所述P引线电极和/或N引线电极和/或PN引线连接电极上形成贯穿至所述第一绝缘层表面的环形的散热凹槽；第二绝缘层，所述第二绝缘层覆盖于P引线电极、PN引线连接电极和N引线电极的表面上及P引线电极、PN引线连接电极和N引线电极之间的第一绝缘层表面上，并填充满所述散热凹槽，所述第二绝缘层上形成贯穿至所述P引线电极和/或N引线电极和/或PN引线连接电极表面的散热孔，所述散热孔在水平面上的投影位于所述散热凹槽内；沉积于所述第二绝缘层上并与所述N引线电极连接的N焊盘；沉积于所述第二绝缘层上并与所述P引线电极连接的P焊盘；填充满所述散热孔的导热柱，所述导热柱与所述P焊盘及N焊盘相连。
[0007]本实用新型的倒装高压LED芯片的N焊盘和P焊盘部分填充满所述散热孔形成导热柱。
[0008]本实用新型的倒装高压LED芯片还包括:贯穿所述外延层、露出所述衬底表面的沟槽，所述沟槽将每个芯片相隔离；贯穿每个芯片的P型氮化镓、发光层直到N型氮化镓层表面的N电极孔；所述第一绝缘层填充所述沟槽和N电极孔，每个芯片的第一绝缘层上形成有与所述反射层表面相连的P型接触孔和与所述N型氮化镓层表面相连的N型接触孔；所述P引线电极沉积在第一芯片表面的部分第一绝缘层上及P型接触孔内、通过第一芯片上的P型接触孔与第一芯片的反射层电连接；所述N引线电极沉积在第M芯片表面的部分第一绝缘层上及N型接触孔内、通过第M芯片上的N型接触孔与第M芯片的N型氮化镓层电连接；所述PN引线连接电极沉积在相邻芯片的部分第一绝缘层上及N型接触孔、P型接触孔内；所述第二绝缘层上形成有与第M芯片上的N引线电极表面连接的N引线电极接触孔以及与第一芯片上的P引线电极表面连接的P引线电极接触孔；所述N焊盘沉积于所述第二绝缘层上和所述N引线电极接触孔内与所述N引线电极连接；所述P焊盘沉积于所述第二绝缘层上和所述P引线电极接触孔内与所述P引线电极连接。
[0009]本实用新型的倒装高压LED芯片的第一绝缘层沿芯片周边侧壁与衬底贴合。
[0010]本实用新型的倒装高压LED芯片的第二绝缘层沿芯片周边侧壁与第一绝缘层贴合，每个芯片依次被所述第一绝缘层和第二绝缘层完全包裹。
[0011]本实用新型的倒装高压LED芯片的N焊盘与P焊盘表面上覆盖有锡膏层。
[0012]本实用新型的倒装高压LED芯片的锡膏层的厚度为50?lOOum。
[0013]由以上技术方案可知，本实用新型在P焊盘和N焊盘与引线电极和/或引线连接电极之间设置导热柱，导热柱与引线电极和/或引线连接电极和P焊盘、N焊盘相接触，导热柱可以直接将发光层产生的热量导出至P焊盘和N焊盘，不必再经过第二绝缘层，使得高压芯片散热速度更快，散热效果更好，发热少；而且P焊盘和N焊盘倒装接触面积大，且发光层离基板近，可以很容易的将热量导出。此外，第二绝缘层优选采用具备一定弹性的材料，能够吸收导致LED高压芯片内部损害的热应力，从而保证LED高压芯片工作的可靠性。
【附图说明】
[0014]图1为本实用新型实施例的结构示意图；
[0015]图2为本实用新型实施例高压LED芯片形成外延层的结构示意图；
[0016]图3为高压LED芯片形成反射层的结构示意图；
[0017]图4a为高压LED芯片形成沟槽和N电极孔的结构示意图；
[0018]图4b为形成沟槽和N电极的孔高压LED芯片的俯视图；
[0019]图5为高压LED芯片形成第一绝缘层的结构示意图；
[0020]图6a为高压LED芯片形成P型接触孔和N型接触孔的结构示意图；
[0021]图6b为形成P型接触孔和N型接触孔的高压LED芯片的俯视图；
[0022]图7a为高压LED芯片形成N引线电极、PN引线连接电极和P引线电极的结构示意图；
[0023]图7b为形成N引线电极、PN引线连接电极和P引线电极的高压LED芯片的俯视图；
[0024]图8为高压LED芯片形成第二绝缘层的结构示意图；
[0025]图9a为高压LED芯片形成N引线电极接触孔和P引线电极接触孔的结构示意图；
[0026]图9b为形成N引线电极接触孔和P引线电极接触孔的高压LED芯片的俯视图。
[0027]以下结合附图对本实用新型的【具体实施方式】作进一步详细地说明。
【具体实施方式】
[0028]如图1所示，本实用新型的倒装高压LED芯片包括衬底I以及位于衬底I表面上彼此相互绝缘独立的M个芯片10，M为大于等于2的整数，每一芯片10包括依次生长于衬底I表面上的N型氮化镓层11、发光层12及P型氮化镓层13，P型氮化镓层13上覆盖反射层15，N型氮化镓层11、发光层12及P型氮化镓层13构成每个芯片的外延层2。每个芯片由沟槽3隔离开，沟槽3的深度至衬底I表面。在每个芯片的外延层2及反射层15表面覆盖第一绝缘层16。第一绝缘层16上形成与第一芯片的反射层15电连接的P引线电极31、与第M芯片的N型氮化镓层11电连接的N引线电极32以及将一个芯片的N型氮化镓层和相邻一个芯片的反射层依次串接的PN引线连接电极33。在P引线电极31和/或N引线电极32和/或PN引线连接电极33上形成贯穿至第一绝缘层16表面的环形的散热凹槽65。在P引线电极31、PN引线连接电极33和N引线电极32的表面上及位于P引线电极、PN引线连接电极和N引线电极彼此之间的第一绝缘层16表面上覆盖有第二绝缘层22，第二绝缘层22填充满散热凹槽65，第二绝缘层22上形成贯穿至引线电极和/或引线连接电极表面的散热孔45，该散热孔45在水平面(垂直于其轴线的平面)上的投影位于散热凹槽65内。散热孔的外边缘位于散热凹槽区域内，也包括其外边缘正好位于散热凹槽的内边缘上。第二绝缘层22上形成与N引线电极32连接的N焊盘26以及与P引线电极31连接的P焊盘27，散热孔45内填充有导热柱55，导热柱55连接引线电极和N焊盘26及P焊盘27。
[0029]下面结合附图，对本实用新型实施例的倒装高压LED芯片的制备方法进行说明，该制备方法包括以下步骤:
[0030]步骤一、如图2所示，提供衬底1，本实施例的衬底I为蓝宝石衬底，通过MOCVD (Metal-organic Chemical Vapor Deposit1n，金属有机化合物化学气相沉淀)在衬底I表面上生长外延层2，外延层2生长过程依次为:在衬底I表面生长N型氮化镓层11，在N型氮化镓层11上生长发光层12，在发光层12上生长P型氮化镓层13 ;
[0031]步骤二、如图3所示，采用蒸镀及光刻工艺在P型氮化镓层13上覆盖反射层15，该反射层15的材料可为铝、镍、银或上述任意两者之合金；
[0032]步骤三、如图4a和图4b所示，通过对外延层采用ICP蚀刻工艺，在外延层上形成沟槽3，沟槽3的深度至衬底I表面、露出衬底1，在外延层上设置沟槽，使所述外延层形成彼此相互独立的第一芯片至第M芯片，M为大于等于2的整数；对每一芯片10进行刻蚀，以在每一芯片10表面形成贯穿P型氮化镓层13、发光层12直到N型氮化镓层11表面的N电极孔4，N电极孔4的数量可以为多个并且在芯片表面均匀分布；
[0033]步骤四、如图5所示，通过溅射或喷涂工艺在外延层和反射层的表面覆盖第一绝缘层16，且第一绝缘层16同时填充沟槽和N电极孔，第一绝缘层16使每个芯片都相互绝缘；第一绝缘层厚度为Ium?2um，其材料可为氮化铝或二氧化硅或氮化硅或三氧化二铝或布拉格反射层DBR或硅胶或树脂或丙烯酸，布拉格反射层为二氧化硅S12和二氧化钛T1 2的多层交替结构；此外，第一绝缘层材料还可优选为有机硅胶，有机硅胶本身具备极高的填充微米级空洞能力，能有效填充沟槽和N电极孔所留下的空洞，减少此类空洞对光形成的发射，提高芯片发光效率并且防止芯片间漏电；第一绝缘层沿芯片周边侧壁与衬底贴合，将每芯片完全包裹；
[0034]步骤五