1.一种集成电路，其特征在于，包括：
至少一主芯片，具有多数个焊垫，其中所述主芯片为一多晶胞芯片，其中，所述多晶胞芯片包括：
半导体基底；
多个晶胞，配置在所述半导体基底上，所述多个晶胞中的任二相邻晶胞间具有相隔空间；以及
多个信号传输线组，所述多个信号传输线组分别配置在至少部分该些相隔空间上，并分别用以进行至少部分相邻晶胞间的信号传输，
其中所述多晶胞芯片是可使用的，且所述多晶胞芯片通过部分该些相隔空间进行切割以切断部分所述多个信号传输线组，致使所述多晶胞芯片被分割为多个子芯片，其中切割后的部分所述多个子芯片仍可使用；以及
输入输出接口芯片，包括一时钟信号产生器，产生至少一时钟信号；
其中，所述输入输出接口芯片的所述时钟信号产生器提供所述时钟信号至所述主芯片以作为所述主芯片的工作时钟信号。
2.根据权利要求1所述的集成电路，其特征在于，所述输入输出接口芯片还包括：
电压产生器，耦接所述主芯片，所述电压产生器产生至少一电源电压，并提供所述电源电压至所述主芯片以作为所述主芯片的操作电源。
3.根据权利要求1所述的集成电路，其特征在于，所述输入输出接口芯片还包括：
多数个连接焊垫，所述多数个连接焊垫分别与主芯片上的所述多数个焊垫相耦接。
4.根据权利要求2所述的集成电路，其特征在于，所述输入输出接口芯片还包括：
至少一周边电路，耦接所述电压产生器以及所述时钟信号产生器；以及
封装外连接接口电路，用以连接至所述半导体装置外的外部电子装置。
5.根据权利要求1所述的集成电路，其特征在于，还包括：
封装载体，
其中，所述主芯片以及所述输入输出接口芯片配置在所述封装载体上。
6.根据权利要求5所述的集成电路，其特征在于，还包括：
多数条内部导线，配置在所述封装载体上，并使所述主芯片上的所述多数个焊垫耦接所述输入输出接口芯片；以及
多数条外部引脚，配置在所述封装载体上，并耦接至所述封装外连接接口电路，
其中所述多数条外部引脚用以连接至所述外部电子装置。
7.根据权利要求6所述的集成电路，其特征在于，所述封装载体上配置多数个焊垫及分别对应所述多数个焊垫的多数个静电放电防护电路，
其中，所述多数条外部引脚分别耦接至所述封装载体上的所述多数个焊垫。
8.根据权利要求1所述的集成电路，其特征在于，所述主芯片配置在所述输入输出接口芯片上并部分覆盖所述输入输出接口芯片。
9.根据权利要求8所述的集成电路，其特征在于，所述输入输出接口芯片通过多数个导电凸块耦接至所述多数个焊垫，所述输入输出接口芯片通过多数条外部引脚耦接至外部电子装置。
10.根据权利要求1所述的集成电路，其特征在于，制造所述主芯片的制程阶级高于制造所述输入输出接口芯片的制程阶级。