移植电路板的方法
【技术领域】
[0001]本发明涉及一种移植半导体的方法，且特别是涉及一种移植电路板的方法。
【背景技术】
[0002]目前电路板的制造方法通常是将一块电路基板制作成多个子电路板，以使电路基板形成一多联电路板。然而，在生产过程中难免会生产出具有些微瑕疵的子电路板，若将不良品报废处理则浪费资源。有鉴于此，部分多联电路板的制造商会先对多联电路板的子电路板进行电性测试，再将电性测试后确定为良品的多个子电路板重新组装成新的多联电路板，以使重组后的这些多联电路板上的子电路板皆为可用的良品。
[0003]然而，目前移植电路板的技术通常是将子电路板分别嵌合于上下相对的两边条上，以框围上述确定为良品的多个子电路板而组成新的多联电路板。然而，由于用以框围子电路板的上下两边条的刚性不足，容易在制作过程中，或是子电路板的组装过程中受到弯折甚至导致损坏。此外，由于两边条为分开制作的独立两构件，因此，同一多联电路板的两边条之间容易产生制作公差，再加上两边条因刚性不足而可能导致的弯折变形及涨缩差异，上述种种原因皆会影响多联电路板组装接合时的精准度及后续制作工艺的可靠度。
【发明内容】
[0004]本发明的目的在于提供一种移植电路板的方法，其可提高子电路板与框架间的组装接合的精准度及提高电路板移植结构中的空间利用度。
[0005]为达上述目的，本发明的一种移植电路板的方法，其包括下列步骤。首先，对多个子电路板进行层偏测试与电性测试。接着，筛选出多个经层偏测试与电性测试确认为良品的子电路板。各子电路板包括一本体、多个可折连杆、多个卡合部以及多个第一对位点。各可折连杆突出于本体且连接对应的卡合部。提供一框架。框架包括一上边框、一下边框、两侧边框、多个卡合口以及多个第二对位点。卡合口分别位于上边框及下边框的内缘。第二对位点分别设置于上边框及下边框上。各侧边框连接上边框以及下边框，以共同定义出多个移植缺口。接着，将第一对位点以及第二对位点进行对位，以将子电路板分别设置于移植缺口内，并将各卡合部与对应的卡合口嵌合，以固定子电路板于框架上。
[0006]在本发明的一实施例中，上述的移植电路板的方法，其中层偏测试的步骤包括以激光直接成像或直接成像技术分别形成两图案化线路层于各子电路板的上下两表面，并侦测两图案化线路层之间的层偏。
[0007]在本发明的一实施例中，上述的卡合部为圆形，且第一对位点位于对应的卡合部的圆心。
[0008]在本发明的一实施例中，上述的移植电路板的方法更包括在固定子电路板于框架上之后，移除两侧边框。
[0009]在本发明的一实施例中，上述的框架为一双层板结构。
[0010]在本发明的一实施例中，上述的框架的一线路层数等于各子电路板的一线路层数。
[0011]在本发明的一实施例中，上述的框架为一体成型。
[0012]在本发明的一实施例中，上述的提供框架的方法更包括下列步骤。首先，形成多个准卡合口于上边框及下边框的内缘上，各准卡合口的尺寸小于各卡合部的尺寸。接着，侦测各卡合部的一外轮廓以及各外轮廓至对应的第一对位点的一距离。依据侦测到的距离以及第一对位点与第二对位点的相对位置，得到框架上对应于卡合部的多个待移除区域，待移除区域分别位于该些准卡合口的周围。接着，移除位于准卡合口周围的待移除区域，以形成卡合口。各卡合口的一尺寸实质上大于或等于各卡合部的一尺寸。
[0013]在本发明的一实施例中，上述的移植电路板的方法更包括控制各卡合部的一边缘至对应的卡合口的一边缘的最短距离实质上小于400微米之间。
[0014]在本发明的一实施例中，上述的移植电路板的方法更包括在将各卡合部与对应的卡合口嵌合之后，填充一胶体于各卡合部与对应的卡合口之间。接着，固化胶体。
[0015]基于上述，本发明利用一框架来容置并固定多个子电路板，以形成包括多个子电路板的多联电路板，其中，框架具有上边框、下边框以及两侧边框，再将经层偏测试与电性测试后确定为良品的多个子电路板卡合于此框架内，以组装成多联电路板，且此多联电路板上的子电路板皆为可用的良品。由于本发明的框架是由上边框、下边框以及两侧边框所组成，因此结构刚性较强，不易于设置子电路板于框架上的过程中受到弯折或损坏，进而可增加制作工艺的良率。
[0016]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
【附图说明】
[0017]图1是依照本发明的一实施例的一种移植电路板的方法的流程方块示意图；
[0018]图2是依照本发明的一实施例的一种框架与子电路板的示意图；
[0019]图3是依照本发明的一实施例的一种框架与子电路板的组装示意图；
[0020]图4是依照本发明的一实施例的一种移植电路板的方法的示意图；
[0021]图5是依照本发明的一实施例的一种子电路板的局部剖面示意图。
[0022]符号说明
[0023]10:多联电路板
[0024]100:框架
[0025]110:上边框
[0026]Il2:内缘
[0027]120:下边框
[0028]130:侧边框
[0029]140:卡合口
[0030]142:准卡合口
[0031]150:第二对位点
[0032]160:移植缺口
[0033]170:待移除区域
[0034]200:子电路板
[0035]210:本体
[0036]220:卡合部
[0037]230:第一对位点
[0038]240:基材
[0039]250a、250b:图案化线路层
[0040]260:可折连杆
【具体实施方式】
[0041]有关本发明的前述及其他技术内容、特点与功效，在以下配合参考附图的各实施例的详细说明中，将可清楚的呈现。以下实施例中所提到的方向用语，例如:「上」、「下」、「前」、「后」、「左」、「右」等，仅是参考附加附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本发明。并且，在下列各实施例中，相同或相似的元件将采用相同或相似的标号。
[0042]图1是依照本发明的一实施例的一种移植电路板的方法的流程方块示意图。图2是依照本发明的一实施例的一种框架与子电路板的示意图。请同时参照图1以及图2，本实施例的移植电路板的方法可包括下列步骤:首先，提供经偏测试与电性测试后确定为良品的多个子电路板200 (步骤S110)。在本实施例中，可先对多个子电路板进行层偏测试与电性测试，以筛选出层偏测试与电性测试后确定为良品的多个子电路板200。详细而言，各子电路板200包括一本体210、多个可折连杆260、多个卡合部220以及多个第一对位点230。各可折连杆260如图2所示的突出于本体210且与对应的卡合部220嵌合。
[0043]接着，提供一框架100，其包括一上边框110、一下边框120及两侧边框130，以定义出多个移植缺口 160，且框架100更包括多个第二对位点150(步骤S120)。在本实施例中，子电路板会先如前所述的批量进行层偏测试与电性测试，以筛选出层偏测试与电性测试后确定为良品的多个子电路板200。之后，再将这些确定为良品的子电路板200分别组装至框架100的移植缺口 160内而形成多联电路板，以利出货。如此，组装完成后的这些多联电路板上的子电路板200皆为可用的良品。详细而言，框架100包括上边框110、下边框120、两侧边框130、多个卡合口 140以及多个第二对位点150，其中，卡合口 140分别位于上边框110以及下边框120的内缘，第二对位点150分别设置于上边框110及该下边框120最外侧且呈对角设置，以使对位区域涵盖整个多联电路板10。各侧边框130如图1所示连接上边框110以及下边框120，使上边框110、下边框120以及两侧边框130共同定义出多个移植缺口 160。在本实施例中，框架100可为一体成型。因此，本实施例的框架100具有较优异的结构刚性，并且，由于边框110、120、130为同时制作，故各框架100的边框110、120、130之间较不易产生制作公差，因而可增加框架100的制作良率，进而可增加后续制作工艺的可靠度。
[0044]之后，将第一对位点230及第二对位点150进行对位，以将子电路板200分别设置于移植缺口 160内(步骤S140)。详细而言，在本实施例中，设置于子电路板200上的第一对位点230可例如位于本体210上，也可位于卡合部220上，并可依据第一对位点230以及第二对位点150进行对位，以将子电路板200分别设置于移植缺口 160内，并将各卡合部220与对应的卡合口 140嵌合，以固定子电路板200于框架100上而形成由多个子电路板200所组成的多联电路板。具体来说，本实施例的卡合部220呈圆形，且第一对位点230位于对应的卡合部220的圆心上。本实施例的对位方法可例如通过一光学/影像定位装置来自动侦测设置于框架100上的第二对位点150，以定位出移植缺口 160的位置，并自动侦测设置于子电路板200上的第一对位点230来定位出子电路板200的设置位置，以将子电路板200准确地设置于移植缺口 160内。在本实施例中，光学/影像定位装置例如为一电荷耦合元件(charge-coupled device, CCD)。
[0045]图3是依照本发明的一实施例的一种框架与子电路板的组装示意图。请参照图2以及图3，在子电路板200固定于框架100上之后，可选择性地移除如图2所示的两侧边框130，以形成如图3所示的多联电路板10。当然，本实施例的附图仅用以举例说明，在本发明的其他实施例中，多联电路板10也可不移除两侧边框130，也就是维持如图2所示的完整框架100。并且，本发明也不限制框架100中的移植缺口 160及其可容纳的子电路板200的数量。此外，框架100可与子电路板同样由多个基材以及线路层交错堆叠而成，其中，框架100的线路层数可与各子电路板200的线路层数相同。然而，由于本实施例的框架100可与子电路板分开形成，因此，框架100的线路层数也可与各子电路板200的线路层