] 当直流偏置达到或者大于下拉电压，两个悬臂梁可动栅6均下拉与栅氧化层4接 触时，源极2与漏极3之间产生导通电子沟道，如图4所示，MOSFET导通。参考信号和反馈 信号通过MOSFET实现相乘，漏极3输出包含了两信号之间的相位差信息，漏极3输出选择 第一端口 11输入至低通滤波器进行滤波，高频部分被滤除，输出包含相位差信息有关的直 流电压。直流电压可以表示为：
[0029] UL=Kcos((? ref- ?back)t+ <i>) (1)
[0030] 其中K为MOSFET增益系数，为基准信号角频率，《baek为反馈信号角频率，（i) 为固有相位差。直流电压作为控制信号，调节压控振荡器的输出频率。调节后的压控振荡 器输出频率《。可以通过下式表达：
[0031]
(2)
[0032] 压控振荡器输出作为反馈信号加载到悬臂梁可动栅6上，直到最终反馈信号和参 考信号的频率一致，相位差恒定：
[0033] ?back= ?。= ?ref (3)
[0034] 锁相环电路完成锁定，压控振荡器输出信号频率与参考信号一致。
[0035] 当只有一个悬臂梁可动栅6被下拉与栅氧化层4接触，另一个悬臂梁可动栅6处 于悬浮状态时。被下拉的悬臂梁可动栅6下方形成沟道，未被下拉的悬臂梁可动栅6下方 形成高阻区，如图5所示，沟道与高阻区串联的结构能够有效的提高器件的反向击穿电压。 此时，只有被下拉的悬臂梁可动栅6上的信号可以通过MOSFET放大，放大信号经第二端口 12输出。当只有加载参考信号的悬臂梁可动栅6被下拉时，第二端口 12输出频率为参考信 号频率fMf的放大信号，当只有加载反馈信号的悬臂梁可动栅6被下拉时，反馈信号的频率 为压控振荡器的输出频率f。，第二端口 12输出频率为f。的放大信号。电路具有多功能。
[0036] 本发明的基于硅基悬臂梁可动栅MOSFET的低漏电流频率除法器的制备方法如 下：
[0037] 1)准备P型Si衬底；
[0038] 2)底氧生长
[0039] 3)沉积氮化硅；
[0040] 4)光刻、刻蚀氮化硅形成MOSFET源极和漏极；
[0041] 5)场氧化；
[0042] 6)去除氮化硅和底氧层；
[0043] 7)进行栅氧化，调节阈值电压，使MOSFET为增强型；
[0044] 8)沉积多晶娃，并光刻，保留悬臂梁的锚区位置的多晶硅；
[0045] 9)电镀蒸发生长A1 ;
[0046] 10)涂覆光刻胶，保留下拉极板上方的光刻胶；
[0047]11)反刻A1，形成下拉极板；
[0048] 12)淀积绝缘层，外延生长0. 1ym的SiJh绝缘层；
[0049] 13)光刻窗口，刻蚀掉多余的SiJh:
[0050] 14)涂覆光刻胶，保留下拉极板的绝缘层；
[0051] 15)利用反应离子刻蚀，形成下拉极板上的氮化硅介质层；
[0052] 16)通过旋涂方式形成PMGI牺牲层，然后光刻牺牲层，仅保留悬臂梁可动栅5下方 的牺牲层；
[0053] 17)电镀蒸发生长A1;
[0054]18)涂覆光刻胶，保留悬臂梁上方的光刻胶；
[0055] 19)反刻A1，形成悬臂梁可动栅；
[0056] 20)涂覆光刻胶，光刻注入孔，注入N+磷离子，形成MOSFET源极和漏极；
[0057] 21)制作通孔和引线，涂覆光刻胶，去除源漏电极接触区的光刻胶，真空蒸发金锗 镍/金，剥离，合金化形成欧姆接触；
[0058] 22)释放PMGI牺牲层，形成悬浮的悬臂梁；
[0059] 23)将制备的MOSFET与外部电路连接，构成锁相环电路。
[0060] 本发明与现有技术的区别在于：
[0061] 本发明的硅基低漏电流双悬臂梁可动栅MOSFET锁相环电路采用两个悬臂梁结构 作为MOSFET的栅极，通过直流偏置控制悬臂梁的下拉或者悬浮，悬臂梁可动栅的下拉电压 设计为MS0FET的阈值电压，从而控制MOSFET的导通和截止。在截止状态MOSFET的两个栅 极与栅氧化层脱离接触，能够减小漏电流的产生。两个悬臂梁可动栅均下拉与栅氧化层接 触时，参考信号和反馈信号经过到MOSFET上实现相乘，在低通滤波器，压控振荡器的循环 作用下，最终实现锁相。此外，还能通过下拉单个悬臂梁实现单个信号的放大，同时增大反 向击穿电压。微机械技术的使用，使得电路功耗降低，结构简单，体积变小。
【主权项】
1. 一种硅基低漏电流双悬臂梁可动栅锁相环电路，其特征在于该锁相环电路MOSFET 为N型增强型M0SFET，生长在硅衬底（1)上，MOSFET包括源极（2)，漏极（3)，栅氧化层（4)， 锚区（5)，悬臂梁可动栅（6)，下拉极板（7)，绝缘层（8)，通孔（9)，引线（10)，源极⑵接 地； MOSFET采用两个悬浮的悬臂梁可动栅（6)作为栅极，锚区（5)设置在栅氧化层（4)两 侦牝悬臂梁可动栅（6)的一端固定在锚区（5)上，另一端横跨悬浮在栅氧化层（4)上，设置 在硅衬底（1)上的下拉极板（7)位于悬臂梁可动栅（6)末端下方，下拉极板（7)接地，绝缘 层（8)覆盖在下拉极板（7)之上，直流偏置通过高频扼流圈和锚区（5)作用在悬臂梁可动 栅（6)上，悬臂梁可动栅（6)的下拉电压设置为MOSFET的阈值电压；引线（10)通过通孔 (9)分别接源极（2)，漏极（3); MOSFET漏极（3)输出有两种不同的工作方式，一种是选择第一端口（11)接入低通滤波 器，低通滤波器输出接入压控振荡器，压控振荡器输出选择第三端口（13)作为反馈信号通 过锚区（5)加载到一个悬臂梁可动栅（6)上，与MOSFET形成反馈回路，参考信号通过锚区 (5) 加载到另一个悬臂梁可动栅（6)上，MOSFET漏极（3)输出的另一种工作方式是选择第 二端口（12)直接输出放大信号。2. 根据权利要求1所述的硅基低漏电流双悬臂梁可动栅锁相环电路，其特征在于该锁 相环电路中，当直流偏置小于下拉电压，两个悬臂梁可动栅（6)均悬浮在栅氧化层（4)之上 时，MOSFET截止，栅电容较小，能够有效的减小栅极漏电流，降低功耗； 当直流偏置达到或大于下拉电压，两个悬臂梁可动栅（6)均下拉与栅氧化层（4)接触 时，MOSFET导通，参考信号和反馈信号经MOSFET相乘，漏极（3)输出包含两信号的相位差 信息，选择第一端口（11)接入低通滤波器，低通滤波器输出与相位差有关的直流电压，作 为控制信号接入压控振荡器，压控振荡器的输出频率被调节，作为反馈信号加载到悬臂梁 可动栅（6)上，经过环路的反馈循环，最终反馈信号和参考信号频率相等，相位差恒定，实 现锁定，锁定后的信号通过压控振荡器第四端口（14)输出； 当只有一个悬臂梁可动栅（6)下拉时，被下拉的悬臂梁可动栅（6)下方形成沟道，未 被下拉悬臂梁可动栅（6)下方为高阻区，沟道与高阻区串联的结构起到提高反向击穿电压 的作用，只有被下拉的悬臂梁可动栅（6)上的选通信号可以通过MOSFET放大处理，选择通 过第二端口（12)输出放大信号，当只有加载参考信号的悬臂梁可动栅（6)被下拉时，第二 端口（12)输出频率为参考信号频率fMf的放大信号，当只有加载反馈信号的悬臂梁可动栅 (6) 被下拉时，反馈信号的频率为压控振荡器的输出频率&，第二端口（12)输出频率为& 的放大信号。
【专利摘要】本发明的硅基低漏电流双悬臂梁可动栅MOSFET锁相环电路由硅衬底，N型增强型MOSFET，外接的低通滤波器，压控振荡器，高频扼流圈构成，具有降低功耗，体积更小，实现多功能等优点。MOSFET的栅极是两个悬浮在栅氧化层上的悬臂梁，作为参考信号和反馈信号的输入端，由直流偏置控制，下拉电压设计为MOSFET的阈值电压。两个悬臂梁可动栅均悬浮不与栅氧化层接触时，MOSFET截止，栅电容小于传统MOSFET，能够减小栅极漏电流，降低功耗。两个悬臂梁可动栅均下拉与栅氧化层接触时，MOSFET导通，参考信号和反馈信号通过MOSFET相乘，漏极输出含有两信号的相位差信息，通过外接低通滤波器、压控振荡器循环直到相位锁定。
【IPC分类】H03L7/093
【公开号】CN104935336
【申请号】CN201510379710
【发明人】廖小平, 韩居正
【申请人】东南大学
【公开日】2015年9月23日
【申请日】2015年7月1日