NFC的通用实现电路及芯片的制作方法

本发明实施例涉及近场通信技术，尤其涉及一种nfc的通用实现电路及芯片。

背景技术：

nfc(nearfieldcommunication，近场通信)由飞利浦半导体、诺基亚和索尼共同研制开发，其基础是rfid(radiofrequencyidentification，无线射频识别，简称射频识别)及互连技术。nfc是一种短距高频的无线电技术，在13.56mhz频率运行于10厘米距离内。

nfc的工作模式包括三种：标签模式、读卡器模式和点对点模式(p2pmode)。采用主动和被动两种读取模式。通常这三种模式需要各自对应的设备来实现，从而对nfc的兼容和集成带来困难。

技术实现要素：

有鉴于此，本发明实施例提供一种nfc的通用实现电路及芯片，以提高nfc的集成度和兼容性。

第一方面，本发明实施例提供了一种nfc的通用实现电路，所述电路包括：下行电路、协议处理电路和上行电路；

所述下行电路，其输出端与所述协议处理电路的输入端连接，时钟输出端与所述上行电路的时钟输入端连接，控制端与所述协议处理电路的下行电路模式控制信号输出端连接，用于根据协议处理电路的下行模式控制信号配置成标签模式、读卡器模式或点对点模式，并处理所述下行信号形成下行数据，输出到协议处理电路，并输出时钟信号给所述上行电路；

所述协议处理电路，其输出端与所述上行电路的输入端连接，其上行电路模式控制信号输出端与所述上行电路的控制端连接，用于输出下行模式控制信号给所述下行电路，输出上行模式控制信号给所述上行电路，并对所述下行数据进行协议处理生成对应的上行数据，并输出到所述上行电路；

所述上行电路，用于根据所述上行模式控制信号配置成标签模式、读卡器模式或点对点模式，根据所述时钟信号对所述上行数据进行处理生成上行信号，并输出。

第二方面，本发明实施例还提供了一种nfc的通用实现芯片，所述芯片包括：如本发明任一实施例所述的nfc的通用实现电路。

本发明实施例的技术方案，通过下行电路、协议处理电话和上行电路均可以配置成标签模式、读卡器模式和点对点模式，从而实现了通过同一个通道实现nfc的三种工作模式，提高了nfc的兼容性、集成度和适应性，在各种系统中加入全nfc功能也相对容易。

附图说明

图1是本发明实施例一提供的一种nfc的通用实现电路的结构示意图；

图2是本发明实施例提供的nfc的通用实现电路中的下行电路的结构示意图；

图3是本发明实施例提供的nfc的通用实现电路中的上行电路的结构示意图；

图4是本发明实施例提供的nfc的通用实现电路中的协议处理电路的结构示意图；

图5是本发明实施例二提供的一种nfc的通用实现电路的结构示意图；

图6是本发明实施例提供的nfc的通用实现电路中的滤波匹配电路的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。

实施例一

图1是本发明实施例一提供的一种nfc的通用实现电路的结构示意图，如图1所示，本实施例所述的nfc的通用实现电路包括下行电路10、协议处理电路20和上行电路30。

其中，下行电路10，其输出端与协议处理电路20的输入端连接，时钟输出端与上行电路30的时钟输入端连接，控制端与协议处理电路20的下行电路模式控制信号输出端连接，用于根据协议处理电路20的下行模式控制信号配置成标签模式、读卡器模式或点对点模式，并处理所述下行信号形成下行数据，输出到协议处理电路20，并输出时钟信号给上行电路30；

协议处理电路20，其输出端与上行电路30的输入端连接，其上行电路模式控制信号输出端与上行电路30的控制端连接，用于输出下行模式控制信号给下行电路10，输出上行模式控制信号给上行电路30，并对所述下行数据进行协议处理生成对应的上行数据，并输出到上行电路30；

上行电路30，用于根据所述上行模式控制信号配置成标签模式、读卡器模式或点对点模式，根据所述时钟信号对所述上行数据进行处理生成上行信号，并输出。

下行电路10的输入端还可以与所述nfc的通用实现电路之外的滤波匹配电路的下行端连接，上行电路30的输出端与该滤波匹配电路的上行端连接。

其中，下行电路110、协议处理电路120和上行电路130均可以配置成标签模式、读卡器模式或点对点模式，而点对点模式在接收数据的下行阶段类似于标签模式，在发送数据的上行阶段类似于读卡器模式。

该nfc的通用实现电路的工作原理：当nfc的通用实现电路用作标签模式时，滤波匹配电路输出的下行信号是一台读卡器发出的经过载波调制的指令信号，此时下行电路10设置成标签模式将此下行信号解调，生成下行数据，输出给协议处理电路20，协议处理电路20对该下行数据进行标签模式的协议处理，生成上行数据，即生成标签的返回数据信号，经过上行电路30的处理输出上行信号给滤波匹配电路，并通过天线返回给外部读卡器；当nfc的通用实现电路用作读卡器模式时，滤波匹配电路输出的下行信号是外部标签返回的信号，此时下行电路10设置成读卡器模式将此下行信号解调后生成下行数据送给协议处理电路20，协议处理电路20对下行数据进行读卡器模式的协议处理，生成上行数据，经过上行电路30对该上行数据去调制载波后形成上行信号通过滤波匹配电路和天线发出给外部标签；当电路用作点对点模式时，下行信号为对方对等者(peer)的返回信号，由于对方对等者的返回信号通过类似读卡器的方式发出，下行电路10此时配置成标签模式的下行电路，协议处理电路20在接收下行电路10输出的下行数据时遵循类似标签的方式，并对下行数据进行点对点模式的协议处理，生成上行数据，而在返回给上行电路30时遵循的是类似读卡器的方式，上行电路30输出上行信号，并加载到滤波匹配电路通过天线返回给对方对等者。

本实施例的技术方案，通过下行电路、协议处理电话和上行电路均可以配置成标签模式、读卡器模式和点对点模式，从而实现了通过同一个通道实现nfc的三种工作模式，提高了nfc的兼容性、集成度和适应性，在各种系统中加入全nfc功能也相对容易。

图2是本发明实施例提供的nfc的通用实现电路中的下行电路的结构示意图。在上述技术方案的基础上，如图2所示，下行电路10可选包括：第一时钟输出模块11、第二时钟输出模块12、下混频模块13和滤波放大模块14。

其中，第一时钟输出模块11的输入端接收所述下行信号的输入，输出端与下混频模块13的第二输入端和上行电路30的时钟输入端连接，用于在配置成标签模式或点对点模式时提取所述下行信号中的载波时钟，并在载波停止时保持所述载波时钟的频率，将所述载波时钟的第一时钟信号输出到下混频模块13，并在配置成标签模式时将所述第一时钟信号输出到上行电路30的时钟输入端；

第二时钟输出模块12的输出端与下混频模块13的第二输入端和上行电路30的时钟输入端连接，用于在配置成读卡器模式时，输出第二时钟信号给下混频模块13和上行电路30的时钟输入端，或在配置成点对点模式时，输出第二时钟信号给上行电路30的时钟输入端；

下混频模块13的第一输入端接收所述下行信号的输入，输出端与滤波放大模块14连接，用于将所述下行信号和所述第一时钟信号或所述第二时钟信号进行下混频，并输出下混频信号给滤波放大模块14；

滤波放大模块14的输出端与协议处理电路20的输入端连接，用于对所述下混频信号进行滤波放大，并得到下行数据，输出给协议处理电路20。

其中，第一时钟输出模块11根据协议处理电路20的上行模式控制信号输出或不输出第一时钟信号，即在配置成标签模式时输出第一时钟信号给上行电路30和下混频模块13，或在配置成点对点模式时的下行阶段输出第一时钟信号给下混频模块13；第二时钟输出模块12根据协议处理电路20的上行模式控制信号输出或不输出第二时钟信号，即在配置成读卡器模式时输出第二时钟信号给下混频模块13和上行电路30，或在配置成点对点模式时的上行阶段输出第二时钟信号给上行电路30。

该下行电路的工作原理：当工作于标签模式时，第二时钟输出模块12不工作，第一时钟输出模块11工作，从所述下行信号中提取载波时钟，并在载波停止时保持所述载波时钟的频率，将所述载波时钟形成的第一时钟信号输出到上行电路30和下混频模块13，下混频模块13将下行信号和第一时钟信号下混频后送至滤波放大模块14，滤波放大模块14对下混频信号进行低通滤波并放大，最终得到外部读卡器的指令信号，即得到所述上行数据；当工作于读卡器模式时，第一时钟输出模块11不工作，第二时钟输出模块12工作，用于产生第二时钟信号，并输出到上行电路30和下混频模块13，下混频模块13将下行信号和第二时钟信号进行下混频后得到的下混频信号送至滤波放大模块14，滤波放大模块14对下混频信号继续低通滤波并放大，最终得到外部标签的返回数据，即得到所述上行数据；当工作于点对点模式时，该下行电路分为两个工作阶段，在接收下行数据阶段，第一时钟输出模块11工作，第二时钟输出模块12不工作，类似于标签模式，将收到的对方对等者的数据送入协议处理电路20，在发送上行数据阶段，第一时钟输出模块11不工作，第二时钟输出模块12工作，类似于读卡器模式，但此时下混频模块13和滤波放大电路14无需工作。

在上述技术方案的基础上，如图2所示，第一时钟输出模块11可选包括载波停止检测单元111、时钟提取单元112、锁频单元113和第一开关114；

载波停止检测单元111的输入端接收所述下行信号的输入，输出端与锁频单元113的锁频端连接，用于检测所述下行信号中是否有载波停止，并输出对应的检测标志给锁频单元113；

时钟提取单元112的输入端接收所述下行信号的输入，输出端与锁频单元113的输入端连接，用于从所述下行信号中提取载波时钟，并输出给锁频单元113；

锁频单元113的输出端与第一开关114的第一端连接，用于根据所述检测标志在载波停止时保持锁定所述载波时钟的频率，并在第一开关114闭合时输出锁定的所述载波时钟形成的第一时钟信号；

第一开关114的控制端与协议处理电路20的下行电路模式控制信号输出端连接，第二端分别与下混频模块13和上行电路30的时钟输入端连接，用于在配置成标签模式时闭合。

其中，第一开关114在配置成标签模式时闭合，在配置成点对点模式的接收下行数据阶段闭合。所述锁频单元113锁定的载波时钟的频率为载波停止前已跟踪到的载波频率。检测标志在载波停止时为0，有载波时为1，当然，也可以在载波停止时为1，有载波时为0。

该第一时钟输出模块11的工作原理：在工作于标签模式时，协议处理电路20控制第一开关114闭合，时钟提取单元112从所述下行信号中提取载波时钟，并输出给锁频单元113，载波停止检测单元111检测下行信号中是否有载波停止，并输出对应的检测标志给锁频单元113，锁频单元113在载波停止时保存锁定的频率，所述单元113的输出经过第一开关114送给上行电路30和下混频模块13；在工作于读卡器模式时，协议处理电路20控制第一开关114断开；当工作于点对点模式时，在接收下行数据阶段，协议处理电路控制第一开关114闭合，在发送上行数据阶段，协议处理电路控制第一开关114断开。

在上述技术方案的基础上，如图2所示，第二时钟输出模块12包括低噪声振荡器121和第二开关122；

低噪声振荡器121的输出端与第二开关122的第一端连接，用于产生第二时钟信号，并在所述第二开关闭合时输出所述第二时钟信号；

第二开关122的控制端与协议处理电路20的上行电路模式控制信号输出端连接，第二端分别与下混频模块13和上行电路20的时钟输入端连接，用于在配置成读卡器模式时闭合。

其中，第二开关122在配置成标签模式时闭合，在配置成点对点模式的发送上行数据阶段闭合。第二时钟信号即低噪声振荡器121产生的低噪声的内部时钟信号。

该第二时钟输出模块12的工作原理：当工作于读卡器模式时，协议处理电路20控制第二开关122闭合，低噪声振荡器121将第二时钟信号经过第二开关122送给上行电路30和下混频模块13；当工作于标签模式时，协议处理电路20控制第二开关122断开；当工作于点对点模式时，在接收下行数据阶段，协议处理电路20控制第二开关122断开，在发送上行数据阶段，协议处理电路20控制第二开关122闭合。

图3是本发明实施例提供的nfc的通用实现电路中的上行电路的结构示意图。在上述技术方案的基础上，如图3所示，上行电路30包括上混频模块31、放大输出模块32和缓冲输出模块33；

上混频模块31的输入端与协议处理电路20的输出端连接，时钟输入端与下行电路10的时钟输出端连接，输出端与放大输出模块32连接，用于根据协议处理电路20的上行模式控制信号将协议处理电路20输出的上行数据和上行电路10输出的时钟信号进行上混频，得到上混频信号，并输出到放大输出模块32；

放大输出模块32，用于对所述上混频信号进行放大，生成第一上行信号，并通过输出端输出；

缓冲输出模块33的输入端与协议处理电路20的输出端连接，用于根据所述上行模式控制信号对所述上行数据进行缓冲处理，得到第二上行信号，并通过输出端输出。

其中，上混频模块31和放大输出模块32组成的第一通路的使能端与协议处理电路20的第一上行电路模式控制信号输出端连接，缓冲输出模块33组成的第二通路的使能端与协议处理电路20的第二上行电路模式控制信号输出端连接，协议处理电路20根据当前的工作模式使能所述第一通路或第二通路，从而从所述第一通路和第二通路中选择一个通路输出上行信号。

该上行电路30的工作原理：当工作于标签模式时，上行电路30可以通过两种方式将标签的返回数据送出，一种是通过上混频模块31将协议处理电路20的输出和下行电路中从载波中提取的第一时钟信号混频后输出给放大输出电路32，并最终形成第一上行信号，另一种是协议处理电路20的输出直接经过缓冲输出模块33得到第二上行信号，这种方式可以通过协议处理电路20配置相应的参数来完成，具体工作时，可以由协议处理电路从上混频模块31和放大输出模块32组成的第一通路和缓冲输出模块组成的第二通路中选择一个通路开启，输出上行信号；当工作于读卡器模式时，协议处理电路20控制缓冲输出模块33不工作，上混频模块31将协议处理电路20输出的读卡器指令，即上行数据，和下行电路10的低噪声振荡器121输出的第二时钟信号混频后，经过放大输出模块32形成第一上行信号；当工作于点对点模式时，协议处理电路20控制缓冲输出模块33不工作，在接收下行数据阶段，上混频模块31和放大输出模块32无需工作，在发送上行数据阶段，上混频模块31和放大输出模块32工作于类似读卡器模式，上混频模块31将协议处理电路20输出的下行数据，即点对点返回指令，和下行电路10的低噪声振荡器121输出的第二时钟信号混频后，经过放大输出模块32形成第一上行信号，并输出。

图4是本发明实施例提供的nfc的通用实现电路中的协议处理电路的结构示意图。在上述技术方案的基础上，如图4所示，协议处理电路20包括模式参数存储器21、模式参数读取处理模块22和上行/下行信号数据处理模块23；

模式参数存储器21的输入端与模式参数读取处理模块22的地址读取端连接，输出端与模式参数读取处理模块22的数据输入端连接，用于存储模式类型以及标签模式、读取器模式及点对点模式的模式参数，并根据模式参数读取处理模块22的地址读取控制信号，输出对应的模式参数给模式参数读取处理模块22；

模式参数读取处理模块22的模式控制信号输出端与上行/下行信号数据处理模块23的控制端连接，上行电路模式控制信号输出端与上行电路10的控制端连接，下行电路模式控制信号输出端与下行电路30的控制端连接，用于输出地址读取控制信号给模式参数存储器21，并接收模式参数存储器21返回的对应的模式参数，根据该模式参数生成对应的模式控制信号给所述上行/下行信号数据处理模块23，并输出上行模式控制信号给上行电路10，输出下行模式控制信号给下行电路30；

上行/下行信号数据处理模块23的输入端与下行电路10的输出端连接，输出端与上行电路30的输入端连接，用于对下行电路10输出的下行数据进行协议处理，生成对应协议的上行数据，并输出到上行电路。

其中，如图4所示，模式参数存储器21在对应的地址中分别存储模式类型以及标签模式、读取器模式及点对点模式的模式参数，每种模式的模式参数均会包括多个参数，如对下行电路中的第一开关和第二开关的控制参数，对上行电路中的第一通路和第二通路的控制参数等，图4中省略了读卡器模式的模式参数，m是点对点模式的模式参数的总数量，n的地址的数量。其中，模式参数存储器21在地址1中存放模式类型(包括固定标签模式、固定读卡器模式、固定点对点模式或自动模式切换)，其余地址下存放各个固定模式下的各种模式参数。用户可以通过与模式参数读取处理模块22的交互设置nfc的通用实现电路的工作模式，即可以设置为固定标签模式、固定读卡器模式、固定点对点模式或自动模式切换。其中，地址读取控制信号用于读取模式参数存储器21中的模式类型及对应的模式参数，模式参数存储器21收到地址读取控制信号后，向模式参数读取处理模块22返回模式类型及对应的模式参数。模式控制信号包括当前的模式类型，以便于上行/下行信号数据处理模块23对下行数据进行相应模式类型的协议处理，生成上行数据。

该协议处理电路20的工作原理：模式参数读取处理模块22顺序读取模式参数存储器21中的各个地址下的存储器数据，当读到模式类型为自动切换时，模式参数读取处理模块22内部的状态机会控制工作模式在三种固定模式状态下按照指定切换协议自动切换，如通过与外部设备的交互确定当前的工作模式，并切换为当前的工作模式，当读到模式类型为三种固定模式之一时，按照该模式将对应的模式参数读取处理后控制上行/下行信号数据处理模块23对上行数据进行相应协议的处理，并输出上行数据，同时模式参数读取处理模块22输出上行电路模式控制信号给上行电路30，输出下行电路模式控制信号给下行电路10。当模式类型为自动模式切换时，可以根据nfc的iso/iec21481协议自动在标签模式、读卡器模式和点对点模式中进行切换。

实施例二

图5是本发明实施例二提供的一种nfc的通用实现电路的结构示意图，如图5所示，在上述实施例的基础上，本实施例所述的nfc的通用实现电路还包括滤波匹配电路40。

滤波匹配电路40，其天线端与天线50连接，上行端与上行电路30的输出端连接，下行端与下行电路10的输入端连接，用于对上行信号进行滤波匹配并经天线50发送给外部设备，并对天线50从外部设备接收的信号进行匹配得到下行信号，输出到下行电路10。

其中，nfc的通用实现电路也可以包括天线50，当然，天线50也可以配置在nfc的通用实现电路的外部，优选是nfc的通用实现电路也可以包括天线50。

本实施例的技术方案，在上述实施例的基础上，通过包括滤波匹配电路，进一步提高了nfc的兼容性和集成度。

图6是本发明实施例提供的nfc的通用实现电路中的滤波匹配电路的结构示意图。在上述技术方案的基础上，如图6所示，滤波匹配电路40可选包括emi(electromagneticinterference，电磁干扰)滤波模块41、匹配模块42和阻抗调整模块43；上行电路30包括第一输出端和第二输出端；

emi滤波模块41的输入端与上行电路30的第一输出端连接，输出端与匹配模块42的输入端连接，用于对所述第一上行信号进行emi滤波，并输出滤波后的信号到匹配模块42；

匹配模块42的匹配端与天线50连接，输出端与下行电路10的输入端连接，用于对上行电路30的第一输出端输出的第一上行信号进行射频匹配处理，并输出处理后的第一上行信号给天线50，还对天线50接收到的外部设备的信号进行匹配得到下行信号，并输出给下行电路10；

阻抗调整模块43的输入端与上行电路30的第二输出端连接，输出端与天线50连接，用于在配置成标签模式时对所述上行电路30的第二输出端输出的第二上行信号进行阻抗调整，并输出给所述天线。

其中，上行电路30的第一输出端可以为放大输出模块32的输出端，上行电路30的第二输出端可以为缓冲输出模块33的输出端。

该滤波匹配电路40的工作原理：当工作于读卡器模式或点对点模式时，协议处理电路20控制阻抗调整模块43不工作，上行电路中不输出第二上行信号，第一上行信号经emi滤波模块41和匹配模块42加载到天线端，匹配模块32输出的下行信号为外部标签的返回信号或者对方对等者的返回信号；当工作于标签模式时，第二上行信号通过阻抗调整模块43进行处理，将标签的返回数据送出，这时的第二上行信号输出的工作模式为无源负载调制模式，功耗比较低，但是传输距离较近，还可以将第一上行信号经emi滤波模块41和匹配模块42处理后加载到天线端，这时的第一上行信号输出的工作模式为主动负载调制模式，抗干扰能力比较强。

实施例三

本发明实施例三提供一种nfc的通用实现芯片，该芯片包括本发明任意实施例所述的nfc的通用实现电路，即该芯片包括下行电路、协议处理电路和上行电路。

所述下行电路，其输出端与所述协议处理电路的输入端连接，时钟输出端与所述上行电路的时钟输入端连接，控制端与所述协议处理电路的下行电路模式控制信号输出端连接，用于根据协议处理电路的下行模式控制信号配置成标签模式、读卡器模式或点对点模式，并处理所述下行信号形成下行数据，输出到协议处理电路，并输出时钟信号给所述上行电路；

所述协议处理电路，其输出端与所述上行电路的输入端连接，其上行电路模式控制信号输出端与所述上行电路的控制端连接，用于输出下行模式控制信号给所述下行电路，输出上行模式控制信号给所述上行电路，并对所述下行数据进行协议处理生成对应的上行数据，并输出到所述上行电路；

所述上行电路，用于根据所述上行模式控制信号配置成标签模式、读卡器模式或点对点模式，根据所述时钟信号对所述上行数据进行处理生成上行信号，并输出。

该nfc的通用实现芯片为soc芯片，可以采用90nm的flash工艺制程，滤波匹配电路和天线可以放在芯片外实现。

该nfc的通用实现芯片还可以包括：滤波匹配电路，其天线端与天线连接，上行端与上行电路的输出端连接，下行端与下行电路的输入端连接，用于对上行信号进行滤波匹配并经所述天线发送给外部设备，并对天线从外部设备接收的信号进行匹配得到下行信号，输出到下行电路。即也可以将滤波匹配电路集成到nfc的通用实现芯片中。

在13.56m频率上，天线很难被集成到芯片上，但是，随着电子技术的发展，未来不排除天线有可能被集成到芯片上。

本实施例的技术方案，通过将nfc的通用实现电路集成到一个芯片中，实现了通过一个通道实现nfc的三种工作模式，提高了nfc的兼容性。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。