专利名称：高密度电路板及其制造方法
技术领域：
本发明涉及高密度电路板及其制造方法；并且，更特别地，涉 及具有形成于基4反顶部上并纟旻注该基4反顶部内的4青细电^各图案以 及用作隆起焊盘(bump)的焊点(pad)的高密度电路板，及其制 造方法。
背景技术：
最近，随着在电子装置中使用高密度和高集成度的半导体集成 电路，半导体集成电路的多针电极端子和用于安装半导体集成电路
的密脚距的电路板已经得到迅速地发展。
作为用于将半导体集成电路安装于电路板上的技术，倒装片安 装已经被广泛用来使布线延迟最小化。此时，在倒装片安装中，在 电路板的焊点上形成焊料隆起焊盘后，典型地通过将倒装片的电极 端子置于焊料隆起焊盘上而将其接合。
然而，为了将具有在个凄t上逐渐增多的电^^端子的下一代半导 体集成电路安装在电路板上，存在着对在电路板上形成对应于小于100 /am的密脚距的隆起焊盘的需要，然而，当前所使用的焊料隆 起焊盘形成技术不能满足这种需要。
此外，由于电路板的集成度已经增高，故安装半导体集成电路 的电蹈4l必须以具有密扭W巨的电路图案而形成。
发明内容
本发明涉及具有高密度电路图案的电路板，而本发明的目的是 提供一种高密度电路板，其能够通过将形成在基板顶部的精细电路 图案浸注(impregnate)基板的顶部内而将电路图案转换为密脚距 并能够将焊点用作隆起焊盘以及通过增大基板和电路图案之间的 密粘着度来能够提高可靠性。
根据本发明的第一实施例，提供了一种高密度电路板，包括 具有精细电路图案的基板，该电路图案被浸注顶部和底部内；过孑L， 形成于基板内部，以使基板顶部和底部的精细电路图案彼此电导 通；焊点，形成在基板顶部的精细电路图案上；以及阻焊剂，形成 在基板顶部和底部上，该电路板能够将电路图案转换为密脚距并增 大基板和电路图案间的密粘着度，从而提高可靠性。
此时，精细电路图案可以具有小于15 )Lim的宽度，而精细电 路图案、焊点、以及过孔可以由Cu或Ag制成。
此外，焊点可以具有小于70 /am的宽度，而焊点的顶部可以 被暴露在基外反的外部。
特别地，阻焊剂能够以等于或低于焊点高度的高度而形成。此 外，可以在基板底部上形成阻焊剂，以开放基板底部上的精细电路 图案的底部。而且，根据本发明的第一实施例，提供了用于制造高密度电路
斧反的方法，包4舌以下步骤将^青细电路图案浸注基^反的顶部和底部 内；形成导通孔以暴露基板底部上的精细电路图案，并在基板顶部 上形成干膜图案以开放导通孔和形成有焊点的区域；通过执行电镀 工艺来纟真i里导通孔并形成焊点；以及在基4反的顶部和底部上形成阻 焊剂以在移除干膜图案之后暴露焊点的顶部。
此时，将精细电3各图案浸注基4反的顶部和底部内的步骤可以包 括以下步骤将顶部和底部上的第 一和第二覆铜箔层压单元相对于 接合层接合起来；在第 一和第二覆铜箔层压单元上形成精细电路图 案；以及通过将第 一和第二覆铜箔层压单元与接合层分离来分别翻 转第一和第二覆铜箔层压单元，并通过相对于基板挤压精细电路图 案来^1夸其浸注基4反的顶部和底部内。
此外，第一和第二覆铜箔层压单元可以通过顺次地堆叠第一铜 膜、不同的金属层和第二铜膜来形成，精细电路图案能够以小于15 jum的宽度被形成，而精细电路图案和焊点可以通过使用Cu或Ag 而形成。
此外，导通孔可以通过使用激光处理方法或蚀刻工艺来形成， 而本发明的方法还可以包4舌在形成导通孔后4丸4于去污工艺的步骤。
而且，本发明的方法还可以包括在形成干膜图案之前形成金属 晶种层(metal seed layer),而金属晶种层可以通过^f吏用Cu或Ag 来形成。此时，本发明的方法还可以包括在移除干膜图案之后移除 形成在干膜图案下部的金属晶种层的步骤。
此时，焊点可形成小于70 ium的宽度。
9此外，本发明的方法还可以包括在形成阻焊剂后4丸行蚀刻工艺 来移除在焊点上形成的阻焊剂的步骤，而该蚀刻工艺可以使用选自 等离子蚀刻工艺、湿法蚀刻工艺或反应性离子蚀刻工艺中的任意一 种工艺。
阻焊剂可形成等于或小于焊点高度的高度。
同时，根据本发明的第二实施例，提供了一种高密度电路板，
包括基板，内部具有多层的电路图案以及浸注顶部和底部内的精 细电路图案；过孔，连接至每层的电路图案，以使精细电路图案彼 此电导通；焊点，形成在基板顶部的精细电路图案上；以及阻焊剂， 暴露焊点的顶部，且形成在基4反的顶部和底部上。
另夕卜，根据本发明的第二实施例，提供了一种用于制造高密度 电路一反的方法，包括以下步骤将精细电路图案浸注其内部具有多 层电路图案的基板的顶部和底部内；形成导通孔以暴露基板底部上 的精细电路图案，并在基板顶部上形成干膜图案以开放导通孔以及 形成焊点的区域；通过4丸行电镀工艺来填埋导通孔并形成焊点；以 及在基板顶部和底部上形成阻焊剂，以在移除干膜图案后暴露焊点 顶部。
通过以下结合附图对实施例的描述，本发明的总发明构思的这 些和/或其它方面和优点将变得显而易见，并更容易理解，附图中
图1是示出了根据本发明第一实施例的高密度电路板的截面透 视图；图2是示出了根据本发明第一实施例的高密度电路板的透视
图3是示出了根据本发明第一实施例的高密度电路板的平面
图4至图13是示出了制造根据本发明第一实施例的高密度电 ^各板的工艺的截面图14是示出了根据本发明第二实施例的高密度电路板的截面 图；以及
图15是示出了根据本发明改进实施例的高密度电路板的截面图。
具体实施例方式
在下文中，才艮据本发明，可以参照示出本发明优选实施例的附 图并通过下面详细的描述而明确理解关于高密度电路才反的4支术构 造的主体、用于制造该电路板的方法以及其实施效果。
第一实施例
在下文中，将参照附图详细描述根据本发明第一实施例的高密 度电路纟反的构造以及制造该电蹈4反的方法。
图l是示出了根据本发明第一实施例的高密度电路板的截面透 视图，图2是示出了根据本发明第一实施例的高密度电路板的透视 图以及图3是示出了根据本发明第一实施例的高密度电路板的平面 图。首先，如图l所示，^f艮据本发明的第一实施例，高密度电鴻4反
100可以包4舌基才反110;顶部和底部4青细电3各图案120和130，其 4皮浸注基才反110的顶部和底部内；过孑L 140，用于电导通顶部和底 部4青细电^各图案120和130;焊点150,形成在顶部4青细电路图案 120上；以及阻焊剂160,形成在基板110的顶部和底部上。
净争别;也，如图2所示，顶部4青细电路图案120并不粘着在基才反 IIO的顶面上，而是通过〉旻注顶部内而形成，乂人而才是高了与基^反110 的密粘着力。
因此，为满足高密度，使顶部精细电路图案120逐渐变窄而将 其浸注基^反110的顶部内，这可以增加粘着面积以避免顶部一t细电 路图案120与基板110分离，还可以减小其厚度。
此外，形成在顶部精细电路图案120的顶部上的焊点150的可 以具有等于或高于阻焊剂160高度的高度。从而，由于焊点150暴 露在外并具有预定的高度，所以可以将焊点150用作隆起焊盘。
即，当在高密度电路板100的顶部上安装高度集成部件(诸如 倒装片)时，可以通过将焊点150用作隆起焊盘来简化工艺并降低 制造成本，而无需使用附加的粘着装置(诸如焊料隆起焊盘)。
此时，如图3所示，示出了根据本发明第一实施例的高密度电 路板100的平面图，顶部精细电路图案120可以具有小于15 jum 的精细图案。
此外，焊点150可以形成小于70 /am的尺寸，并且焊点150 优选地具有与顶部精细电^各图案120或临近的焊点150大于15 p m的间隔3巨离。
12此时，由于焊点150和顶部精细电路图案120是由导电材料制 成的，故确保与顶部精细电路图案120或临近于该焊点150的焊点 150的间隔距离的原因是为了不受到临近的焊点150或顶部精细电 ^各图案120的电干^l尤的影响。
而且，顶部精细电路图案120、过孔140和焊点150可以由诸 如Cu或Ag的导电材^h制成。
同时，浸注在基板110下部上的底部精细电路图案130由与顶 部精密电路图案120相同的导电材料制成。此外，由于阻焊剂160 没有形成在底部精细电路图案130的底部上来开放底部精细电路图 案130的底部，故底部精细电路图案与安装于其上的部件电连4妻。
在下文中， 一寻参照所附图4至图13更为详细;也4苗述用于制造 根据本发明第 一 实施例的上述形成的高密度电路板的方法。
图4至图13是示出了用于制造根据本发明第一实施例的高密 度电路板的工艺的截面图。
首先，如图4所示，在用于制造#4居本发明第一实施例的高密 度电蹈4反100的方法中，分别通过顺次堆叠第 一铜膜10和70 、不 同的金属层20和60以及第二铜膜30和50来形成第一覆铜箔层压 单元11和第二覆铜箔层压单元21。
然后，第一和第二覆铜箔层压单元11和21相对于接合层40 粘着，/人而第二铜力莫30和50 ;f皮此面对。
在将第一和第二覆铜箔层压单元ii和21接合之后，如图5所 示，形成了第一薄月莫图案80以在第一铜月莫10和70上形成顶部和 底部精细电路图案120和130。此时，优选地将第一干膜图案80图样化成具有至少15 jam的 间隔3巨离，乂人而避免了通过后续工艺所形成的顶部^青细电^各图案 120受到临近的顶部精细电路图案120电干扰的影响。
在形成第一干膜图案80之后，通过执行电镀工艺，分别形成 第一覆铜箔层压单元11的一个第一铜膜10上的底部精细电^各图案 130和第二覆铜箔层压单元21的另一个第一铜力莫70上的顶部^青细 电路图案120。
特别地，电镀工艺可以通过将第一铜膜10和70用作金属晶种 层而使用选自化学镀或电镀工艺中的任意一种。此外，可以通过使 用Cu和Ag来形成顶部和底部精细电路图案120和130。
在形成顶部和底部精细电路图案120和130之后，移除遗留在 第一铜膜10和70的第一干膜图案80。
然后，如图6所示，分别将第一覆铜箔层压单元11和第二覆 铜箔层压单元21相对于接合层40分离。分别翻转并放置如此分离 的第一和第二覆铜箔层压单元11和21，以〗吏顶部和底部^"细电^各 图案120和130彼此面对，而后将基板110置于第一覆铜箔层压单 元11和第二覆铜箔层压单元21之间。
此时，如图7所示，通过相对于基^反IIO冲齐压第一覆铜箔层压 单元11和第二覆铜箔层压单元21而将顶部和底部4青细电i 各图案 120和130浸注基^反110的顶部和底部内。
在将顶部和底部精细电路图案120和130浸注基才反110的顶部 和底部内之后，如图8所示，将第一和第二覆铜箔层压单元11和 21的第二铜膜30和50以及不同的金属层20和60顺序地移除。特别地，当移除厚的第二铜膜30和50时，不同的金属层20 和60 ^皮用作蚀刻阻止膜以避免移除第一铜膜10和70。
在移除了不同的金属层20和60以及第二铜月莫30和50之后， 如图9所示，在基板110中形成导通孑L 140a,从而暴露了底部精细 电^^图案130的顶部。
此时，用于处理通路孔140a的方法可以使用从通过使用激光 处理方法有选择地蚀刻恰好到底部精细电路图案130的顶部的蚀刻 工艺或在形成干膜图案之后蚀刻以仅开放通路孔140a形成区域的 另一蚀刻工艺选取的4壬意一种。
在形成导通孔140a之后，优选地进一步执4于去污处理来移除 由于蚀刻工艺而残留在导通孔140a上的基板110块。
然后，如图10所示，将金属晶种层141沉积在导通孔140a中。 同时，可以通过使用选自导电材料Cu或Ag中的任意一种来形成金 属晶种层141。
在形成金属晶种层141之后，在第一铜膜10和70上形成第二 干膜图案151。由于第二干膜图案151是用于形成后续的焊点的图 案，故只有在第一铜膜上形成焊点的区域被开放。
如图11所示，通过执行电镀工艺(通过将第二干膜图案151 用作电镀阻止膜)在第二干膜图案151的开放区域上形成焊点150， 并通过生长金属晶种层141且填充导通孔140a来形成过孔140。
此时，焊点150和通路140必须由具有电学特性的材料制成， 因而其优选地通过4吏用导电材料Cu或Ag中任意一种而形成。此外，焊点150形成在精细电路图案120的顶部上，且优选地 具有小于70 jum的尺寸。特别地，焊点150优选i也形成具有至少 15 ium的间隔距离以避免焊点受到临近焊点150或顶部精细电路 图案120电干护C的影响。
在形成焊点150和过孔140之后，通过扭J于蚀刻工艺来移除没 有形成焊点150处的基4反的顶部上的第一铜膜10和70。
然后，如图13所示，通过相对于基板110挤压阻焊剂而将阻 焊剂160置于基板110的顶部和底部上。
而且，优选地，底部精细电路图案130的底部被开放，从而在 基板110的底部上所形成的阻焊剂160形成为将底部精细电路图案 130暴露在外。此时，因为可以4吏底部4青细电3各图案形成具有比顶 部精细电路图案120更宽的宽度，故可以直接将其连接至外部元件 或经额外形成的焊料隆起焊盘等连接至外部元件。
特別地，按照具有等于或低于焊点150高度的高度来形成将被 暴露在外的在基纟反110的顶部上所形成的阻焊剂160。
因此，可以将焊点150用作隆起焊盘，而无需在焊点150上额 外形成焊料隆起焊盘等，来形成高密度电路板IOO。
同时，在形成阻焊剂160后，为移除在才齐压阻焊剂160时残留 在焊点150上的阻焊剂160，可以进一步执4亍蚀刻工艺。
此时，优选地，通过使用等离子蚀刻工艺、湿法蚀刻工艺或反 应性离子蚀刻工艺中的 一种工艺来蚀刻阻焊剂160。
16执行蚀刻工艺避免了电路板100和安装在其上的半导体集成电 路之间的4妄合力由于残留的阻;t旱剂160而^皮劣ib，这才羊可以？文进可靠性。
如上所述，通过用于制造根据本发明第 一 实施例的高密度电路 板的方法所制造的电路板100可通过增大顶部和底部精细电路图案 120和130与基4反110之间的密粘着力(通过将顶部和底部4青细电 路图案120和130浸注基才反110的顶部和底部内)来避免顶部和底 部津青细电路图案120和130与基^反110分离。
此夕卜，可以通过将顶部和底部精细电路图案120和130浸注到 基板110内并在其上形成焊点来减小焊点的尺寸并且减小顶部和底 部4青细电^各图案120和130以及焊点150的高度，从而减小了电3各 板100的厚度。
第二实施例
在下文中，将参照相关附图更为详细地描述根据本发明第二实 施例的高密度电^各板。然而，将省略对第二实施例中与第一实施例 构造相同的结构的描述而只详细描述与第 一实施例不同的构造。
图14是示出了根据本发明第二实施例的高密度电路板的截面 图以及图15是示出了根据本发明第二实施例的高密度电路板的改 进实施例的截面图。
首先，如图14所示，在根据本发明第二实施例的高密度电路 板200中，将顶部和底部精细电^各图案240和250浸注到其内部具 有两层电路图案220和230的第一至第三基^反210、 225和235的
顶吾P和底吾P内。此时，在高密度电路才反200内部，形成过孑L215以7吏顶部^青细 电^各图案240和底部精细电路图案250彼此电导通。
此外，如图15所示，在#4居本发明第二实施例的改进实例的 高密度电路板300中，将顶部和底部精细电路图案360和370浸注 到具有四层电路图案320、 330、 340和350的第一至第五基板310、 325、 335、 345和355的顶吾卩和底部内。
此时，如图14和图15所示，通过与上述第一实施例相同的方 法来形成包括多层电路图案层的电路板200和300的顶部和底部精 纟田电路图案240、 250、 360和370。
即，可以通过翻转第一和第二覆铜箔层压单元以^使它们朝向独: 此并挤压它们，来将形成于第一和第二覆铜箔层压单元11和21上 的顶部和底部4青细电路图案240、 250、 360和370》'曼注到基^反内。
如上所述，根据本发明优选实施例，高密度电路板及其制造方 法具有以下优点，可以通过将形成于基板顶部上的精细电^各图案浸 注基板的顶部内并将形成于基板顶部上的焊点用作隆起焊盘，来将 电路图案转换成密脚距。
此外，根据本发明，另一个优点是，可以通过增大基板和电路 图案之间的粘着力并通过将电路图案浸注基板内来避免电路图案 与基板分离，从而提高可靠性。
如上所述，虽然已经示出并描述了本发明的一些优选实施例， 然而本领域的技术人员应该理解，在不背离本发明的原理和精神的 情况下，在所附斥又利要求及其等效替换所限定的范围内，可以对这 些实施例估支出^l换、修-改和改变。
权利要求
1.一种高密度电路板，包括基板，包括浸注到顶部和底部内的精细电路图案；过孔，形成在所述基板内部，以使所述基板的顶部和底部的所述精细电路图案彼此电导通；焊点，形成在所述基板的顶部的所述精细电路图案上；以及阻焊剂，形成在所述基板的顶部和底部上。
2. 根据权利要求1所述的高密度电路板，其中，所述精细电路图 案具有小于15 /am的宽度。
3. 根据权利要求1所述的高密度电路板，其中，所述精细电路图 案、所述焊点、和所述过孔由Cu或Ag制成。
4. 根据权利要求1所述的高密度电路板，其中，所述焊点具有小 于70 jum的宽度。
5. 根据权利要求1所述的高密度电路板，其中，所述焊点的顶部 暴露在所述基板的外部。
6. 根据权利要求1所述的高密度电路板，其中，所述阻焊剂形成 有等于所述焊点高度的高度。
7. 根据权利要求1所述的高密度电路板，其中，所述阻焊剂形成 有低于所述焊点高度的高度。
8. 根据权利要求1所述的高密度电路板，其中，所述基板的底部 上的所述阻焊剂形成为开放所述基板的底部上的所述精细电 ^各图案的底部。
9. 一种高密度电路板，包括基板，内部包括多层的电路图案以及浸注到顶部和底部 内的^青细电路图案；过孔，连接至所述电路图案的每一层，以4吏所述精细电 路图案彼此电导通；焊点，形成在所述基板的顶部的所述精细电路图案上；以及阻焊剂，暴露所述焊点的顶部并形成在所述基4反的顶部 和底部上。
10. —种用于制造高密度电路板的方法，包括以下步骤将精细电路图案浸注到基板的顶部和底部内；形成导通孔，以暴露所述基4反的底部的所述4青细电^各图 案，并在所述基^反的顶部上形成干膜图案以开》文所述导通孔和 形成有所述焊点的区域；通过执行电镀工艺来填埋所述导通孔并形成所述焊点；以及在所述基^反的顶部和底部上形成阻焊剂，以在移除所述 干膜图案之后暴露所述焊点的顶部。
11. 根据权利要求IO所述的方法，其中，将所述精细电路图案浸 注到所述基板的顶部和底部内的步骤，包括以下步骤相对于4妄合层4妄合顶部和底部上的第一覆铜箔层压单元 和第二覆铜箔层压单元。在所述第一覆铜箔层压单元和所述第二覆铜箔层压单元上形成所述精细电路图案；以及通过将所述第一覆铜箔层压单元和所述第二覆铜荡层压 单元与所述接合层分离，分别将所述第一覆铜箔层压单元和所 述第二覆铜箔层压单元翻转，以及相对于所述基板挤压所述第 一覆铜箔层压单元和所述第二覆铜箔层压单元，来将所述精细 电路图案浸注到所述基板的顶部和底部内。
12. 根据权利要求10所述的方法，其中，通过顺次地堆叠第一铜 膜、不同的金属层和第二铜膜，来形成所述第一覆铜箔层压单 元和所述第二覆铜箔层压单元。
13. 根据权利要求10所述的方法, 形成所述津f细电路图案。
14. 才艮才居4又利要求10所述的方法， 述焊点由Cu或Ag制成。
15. 根据权利要求10所述的方法， 刻工艺来形成所述导通孔。
16. 根据权利要求10所述的方法， 执行去污处理的步骤。
17. 根据权利要求10所述的方法， 前形成金属晶种层的步骤。其中，以小于15 jum的宽度 其中，所述精细电路图案和所 其中，通过激光处理方法或蚀 还包4舌在形成所述导通孔之后 还包括在形成所述干膜图案之
18. 才艮据权利要求17所述的方法，其中，所述金属晶种层由Cu 或Ag制成。
19. 根据权利要求17所述的方法，还包括在移除所述干膜图案之 后移除形成在所述干膜图案的底部上的所述金属晶种层的步 骤。
20. 才艮据4又利要求10所述的方法，其中，以小于70 /am的宽度形成所述焊点。
21. 根据权利要求10所述的方法，还包括以下步骤在形成所述 阻焊剂之后执行蚀刻工艺用以移除形成在所述焊点上的所述 阻焊剂。
22. 根据权利要求21所述的方法，其中，所述蚀刻工艺使用选自 等离子蚀刻工艺、湿法蚀刻工艺或反应性离子蚀刻工艺中的任 意一种工艺。
23. 根据权利要求IO所述的方法，其中，以等于所述焊点高度的 高度来形成所述阻焊剂。
24. 根据权利要求10所述的方法，其中，以低于所述焊点高度的 高度来形成所述阻焊剂。
25. —种用于制造高密度电路板的方法，包括以下步骤将精细电路图案浸注到基4反的顶部和底部内，其中所述 基板内部具有多层的电路图案；形成导通孔以暴露在所述基4反的底部上的所述^"细电路 图案，并在所述基板的顶部上形成干膜图案以开放所述导通孔 以及形成有所述焊点的区域；通过执行电镀工艺来填埋所述导通孔并形成所述焊点；以及在所述基纟反的顶部和底部上形成阻焊剂，以在移除所述 干膜图案之后暴露所述焊点的顶部。
全文摘要
本发明涉及一种通过将精细电路图案浸注基板顶部内来增加电路密度的高密度电路板，及其制造方法。根据本发明，高密度电路板包括基板，具有浸注顶部和底部内的精细电路图案；过孔，形成在基板内部，以使基板顶部和底部的精细电路图案彼此电导通；焊点，形成在基板顶部的精细电路图案上；以及阻焊剂，形成在基板的顶部和底部上，该高密度电路板能够将电路图案转换为密脚距并增大基板和电路图案间的密粘着度，从而提高可靠性。
文档编号H05K3/46GK101557674SQ20081012522
公开日2009年10月14日 申请日期2008年6月16日 优先权日2008年4月7日
发明者姜明衫 申请人:三星电机株式会社