专利名称：用于镇流电路的金属氧化物半导体栅控驱动器的制作方法
技术领域：
本发明涉及用于MOS选通装置的栅控驱动电路，更具体地涉及，特别是用于灯镇流电路中的那些MOS选通电路装置的单片栅控驱动电路。
气体放电电路用的电子镇流器由于可用功率MOSFET开关装置去替代先前所用功率双极型晶体管装置现正得到广泛应用。对于由LC串联谐振电路构成的气体放电管电路，其中一个或多个灯连接在L-C电路的电抗之一两端，大部分电子镇流器采用以推挽(半桥)布局技术的两个功率MOSFET开关。于是通过来自一个电流互感器的二次绕组的输入信号交替导通驱动功率MOSFET开关，而互感器的一次绕组传送灯电路的电流。该一次绕组电流以谐振电路的谐振频率交变。
这类先有电路有大量缺陷。例如，这类电路;
1.不是自行起动的而是需要一DIAC型装置以脉冲起动该电路投入运行。
2.它们有不良的开关时间3.由于特殊需要一环形电流互感器，它们过度化费劳力。
4.这些电路不适于减光。
5.这些电路不适于批量生产制造。
本发明提供一种新颖的单片MOS栅控驱动器，该驱动器根据逻辑电平，接地基准输入得以驱动低侧和高侧功率MOSFETS或IGBTs(或任何其他MOS选通型装置)。这种电路尤其适用于良好地驱动气体放电灯的镇流电路。
更确切地说，本发明的MOS栅控驱动器可用于驱动灯镇流电路或，更概括地说，驱动任何所需MOS选通电路，并提供以下诸特点1.它为诸如功率MOSFETs或IGBTs，一个称为“低侧开关”，另一称为“高侧开关”的两个MOS选通功率半导体提供栅控驱动电压信号。该两功率开关通常以推挽式或半桥电路形式连接。
2.它提供用高达600伏左右的偏置电压的电平移动电路以经一硅芯片的隔离部分转移以地(衬底)为基准的信号，以利于高侧开关的驱动功能。
3.包括若干比较器以地(衬底)为基准的逻辑电路，一个电压调整器以在驱动器供有非稳定d-c供电时控制输出信号的幅度，为避免MOS功率开关，低侧和高侧的临界工作的欠压锁定电路，防止“投射通过(shoot through)”电流流入MOS功率开关的一个死区延迟电路，以及一个允许高侧和低侧驱动输出以50%时间为基础交替的逻辑功能。
4.提供一辅助逻辑输出以使驱动器能以分别由外部电阻和电容RT和CT确定的频率自振荡，此处振荡频率fo由下列关系设定f0=11.4RT× Ct]]>5.能将该单片芯片封装在一传统8插脚DIP或SMD组件中。
图1表示采用电流互感器驱动的一个先有技术电子镇流器;
图2表示采用本发明单片电路，供气体放电灯使用的简要的电子镇流器;
图3表示利用本发明单片MOS栅控驱动器的一个“双40”荧光灯镇流器的电路原理图;
图4表示使用本发明新颖MOS栅控驱动器的一个高压钠灯镇流器的电路原理图;
图5是图2，3，和4中所示新颖单片栅控驱动器的方块图。
首先参见图1，图中示出一个用电流互感器驱动的先有技术镇流器。该电路运用以“推挽输出式”，半桥电路方式连接并由接线端22和23处的d-c电源驱动的功率MOSFETs20和21。该输出电路包括任何所需类型的气体放电管24，该放电管被连接到由电感25和电容26-27构成的串联L-C电路。一个电流互感器28有与管24串联的一次绕组29和分别接到MOSFET20和21的栅极的二次绕组30和31。一个二端交流开关32为提供一起动脉冲使电路开始振荡而连接电阻33和电容34的结点与MOSFET21的栅极。一旦起动，该电路将在电感25和电容26的谐振频率下工作。
更确切地说，MOSFET21导通之后便保持振荡，同时一个高频(30至80KHz)激励该L-C电路。电容27两端的正弦电压由于电路Q谐振而被放大并产生足以触发灯24放电的幅度。
图1的电路是从用双极型晶体管的已知镇流器结构的一种留用电路，并不很适用于功率MOSFETs，因其波形很差。
本发明的新颖单片芯片使得镇流电路的驱动能为自起动，有改进的开关时间，可适于调光，并避免了诸如图1电流互感器28之类耗费劳力的电感元件。
图2表示在一气体放电灯的镇流电路中的本发明新颖单片MOS栅控驱动器40。更确切地说，图2电路有一个与如图1中串联L-C电路25，26，27相关联的气体放电灯24。两个功率MOSFETs20和21也象图1那样连到dc电源端22和23、功率MOSFETs20和21可为任何有MOS栅的功率器件，例如，IGBT或MOS栅控阃流管。图2的芯片40将驱动信号供给MOSFETs20和21，避免了图1先有技术电路的种种缺陷。
更确切地说，芯片40可装入一个8插脚DIP或表面安装组件内，并有下列管脚引出线H0-至高侧MOSFET 20的栅极的输出引线;
Vs-至推挽或半桥连接的MOSFET20和21的中心抽头的引线。
L0-至低侧MOSFET21的栅极的输出引线G-连到d-c源之负端23的引线CT-连到定时电容CT和定时电阻RT之间结点的单一输入控制引线。电容CT的另一侧连到电感25。至单引线CT的控制信号控制输出H0和L0两者。
RT-连到定时电阻RT另一端的引线Vcc-接收来自电阻41与电容42之结点的芯片操作电压的插脚VB-连到二极管43和电容44之结点的引线，充当为操作高侧开关而供电的“自举”电路。
图2中还设有与灯电路串联的两个背-对-背二极管50和51。这些二极管50和51构成灯24的零交叉检测器。
使用时，在管24起弧前，该谐振电路包括电感24和两电容26和27。电容27的电容量低于电容26的容量，以使其在比电容26电压的较高a-c电压下工作。电容27上的电压触发灯24起弧。灯24起弧后，电容27由于灯压降而被有效短路和现灯谐振电路的频率取决于电感25和电容26。
这造成在正常使用期间，谐振频率移至较低，通过a-c电流在二极管50和51处的零交叉而同步，并用由此得到的电压控制芯片40内的振荡器。正如将要说明的，该电路的振荡频率通过附加了电阻R和电容CT而得到同步。
芯片40提供高达或高于600伏dc的偏压性能并具有功能类似于众所周知的CMOS555定时器等的“前端”性能。
芯片40还有内部电路，为驱动开关20和21在交替的高侧和低侧输出之间提供标称1微秒死区时间。
正如后面要说明的，芯片40将由端子22上的整流a-c电压供电，并因此为最小静态电流而设计，并有一15伏区间的并联调整器。因此，可用一个1/2瓦，降压电阻41。
除了静态电流以外，d-c供电电流还有为实际应用电路的函数的另两个分量。
1)由于对电源开关的输入电容进行充电引起的电流2)由于对选通驱动器芯片的结点隔离电容进行充电和放电所引起的电流。
电流的两分量均与电荷相关，所以遵循如下规则Q＝CV所以由此可见，为对电源开关输入电容进行充电和放电，所需电荷是栅极驱动电压与实际输入电容的乘积，而所需输入功率正比于电荷与频率和电压平方之积功率＝ (CV2)/2 ×f当设计一实际镇流电路时，则因为以上关系式，则应遵守以下几点1)选择与最小电感尺寸一致的最低工作频率。
2)选择与低的传导损耗相一致的电源开关的最小芯片尺寸。(这降低了电荷要求)3)使用可能最低的d-c电压。
简言之，图2的电路，当由芯片40驱动时，提供了具有对该电路中的MOS选通装置的死区时间控制和电平移动的自振荡方波发生器。不象先有技术的电流互感器驱动器，该新颖系统提供了清洁“课本”波形(clean“text look”waveforms)以最大限度地减小开关损耗。在许多场合，可选择较小尺寸的MOSFETs，另一方面，可减少或取消散热片。
图3表示可应用图2的芯片40，用作一“双40”荧光灯镇流器的一个例子的镇流电路。在图3中，与图2类似元部件标有相同标号。图3的灯电路应用在一公共反射器中的两个40瓦荧光灯60和61，这两灯有各自串联电感62和63以及串联电容64。管60和61各分别有并联电容器66和67和分别并联的正温度系数的热敏电阻68和69。一个由电容70和电阻70a组成的消声器从MOSFETs20和21的结点被连到中线。
该输入a-c电路包括一具有两a-c端L1和L2及中线端N的a-c源。一个包括30微亨的电感器71a和71b的传统滤波电路被连到一个单相全波整流器74，该整流器有一连到电阻41的正输出端和连到电容42的负端，从220伏A-C输入产生320伏的D-C输出。该输入滤波器还包括电容75，76和77以及D-C电容78和79。
注意图3的芯片40通过降压电阻41直接离开d-c母线而操作并按下列关系在45KHz周围振荡fOSC=11.4RTCT]]>
用于高侧开关栅极驱动的功率来自自举电容器44(0.1uF)，一旦引线Vs在低侧电源开关导通期间被拉低时，该电容器44便被充电至14伏左右。自举二极管43(11DF4)在高侧开关导通时截断d-c母线电压。二极管43是一快速恢复二极管(＜100ns)，以确保自举电容器44在二极管43恢复和截断高电压母线时未被部分放电。
从半桥20-21输出的高频是过渡时间极快(约50nsec)的方波。为避免从该快波前沿发出过度噪音，采用一个0.5瓦消音器70-70a(分别为10Ω和0.001μF)将该开关时间慢化至接近0.5μSec。注意为避免半桥中的投射(shoot-through)电流，有1微秒的内建死区时间。
荧光灯60和61处于各带有其自已的LC谐振电路的并联操作。任何数目的管电路可由一对尺寸适于该功率级的MOSFETs20和21驱动。
灯电路的电抗值选自L-C电抗表或根据以下串联谐振公式选择f=12πLC]]>灯电路的Q值最好要低，因为出自固定频率的操作需要，当然，由于RT和CT的容许偏差，该频率可变。通常荧光灯不要求很高的起弧电压，故2或3的Q值已足够。“平坦”的Q曲线往往从较大电感和小电容的比值产生，这里Q＝ (2πfL)/(R)
同时R由于用较多匝数而往往较大。
在管子灯丝预热情况下的软起动是由跨接每个灯两端的P.T.C热敏电阻68和69来完成的。这样，当P.T.C.热敏电阻自加热时，灯两端的电压逐渐增高直到最后达到热灯丝下的起弧电压时灯便起弧。
下列表格给出图3最佳实施例所用的元件值MOSFETs 20,21型号 IRF 720 (国际整流器)PTC 68,69TDK 911P97ES014U10电桥744 X IN 4007二极管4311DF4电阻器4191 KOHMS,1/2 watt电阻器70a10 OHMS,1/2 watt电阻器 RT15 KOHMS电容器4247μf,20v电容器641 μf,400v电容器66,670.01μf,600v700.001 μf,600v75,76,770.22μf,250 v a-c78,79100μf,200vCT0.001 μf电感62,631.35毫亨图4示出本发明用于驱动高压钠灯镇流器的另一实施例。图4电路有图2的同步电路并也有一自动关闭电路。在图4中，与图2和3相似的元部件有类似标号。图4中的灯为一高压钠灯90，有一并联电容器91和电感器92。电感器92有一关闭电路组成部分的抽头，并包括电阻93，二极管94和95以及电容器96。
在图4中，由零交叉检测器二极管50和51构成的同步电路使自振荡频率与LC电路91，92的真实响应同步。使串联谐振电路的Q值大约为20并提供足够电压以触发灯90。芯片40的同步性能使图4的串联调谐电路能以高Q值谐振，以在不用一独立起动器情况下提供用于灯90的3KV起动电压。
在热态再起弧情况下，此时Q是不足以提供再起弧所必需的电压的，包括二极管95和96的关闭电路提供一d-c偏压，避免引线CT的电压达到1/3Vcc的开关谷点。这样，该电路形成振荡的“打嗝”(burps)直至实现再起弧(大约90秒)并维持和避免破坏性的高MOSFET电流。
图5是前述图2，3和4的芯片40电路的方块图。图5中重复了芯片40的八引线输出。将要描述的图5中的全部电路方块被集成为一块公共硅芯片。第一电路块是由多个齐纳二极管组成的箝位电路100。这些二极管与引线Vcc和引线Vss连接，而Vss被连接到充当芯片接地点的硅基片。一根数字供电线和一模拟供电线两者从引线Vcc伸出。一根模拟接地线和一数字接地线也被连接到引线Vss。
下一组电路块形成定时电路。这些块包括连到模拟供电线至模拟接地的分压电路101，N比较器102，P比较器103和一RS锁存器104。来自分压器101的两个抽头被连接到比较器102和103的正输入端。输入引线CT被连到比较器103的负输入端。如图所示比较器102和103的输出被连接到RS锁存器104。
RS锁存器104还被连到集成在芯片电路内的欠压锁定电路105。这样，若Vcc下降太低，RS锁存器104被锁定。
一个偏压电路106将偏压输出供至RS锁存器104，至锁定电路105，和至在高侧电路线和低侧电路线上的死区时间延迟电路107和108。时间延迟电路107和108在高侧或低侧开关导通之间在关断另一个之后提供大约1微秒的死区时间或延迟，该死区时间确保了不能形成功率MOSFET20和21同时均导通的“投射”电路。
死区时间电路108的输出被加到低侧延迟电路109和被连到引线L0的低侧驱动器110。
死区时间电路107的输出被加到高侧输出线上的电平移位脉冲发生器111。该高侧线还包括一个高侧偏压供给电路112，电路112驱动滤除经由电路113通过脉冲的噪声的dV/dt滤波电路113，以及一个欠电压模拟锁定电路114。至高侧偏压电路112的输入端被连到引线VB。
锁定电路114和dV/dt滤波器113的输出被加到闭锁电路115，而电路115的输出被连接到包含增益级和驱动器引线H0的缓冲器116。注意引线Vss被连接到电路113，114，115和116。
虽然现已就本发明的相关特定实施例对其作了描述，但还有许多对本领域技术人员而言是显而易见的其他变动和改型方案和其他用途。所以，最好本发明不受本文具体公开内容的限制，而是仅由所附权利要求书来限定。
权利要求
1.一种形成在硅基片上的集成电路，用于驱动第一和第二MOS选通电源装置，这些装置被连接在一半桥电路中，该半桥电路有第一和第二d-c端和一个在所述第一与第二MOS选通电源装置之间结点处的公共端；所述集成电路包括定时电路装置，该定时装置有一可连到以所述基片电位为基准的低逻辑电平信号的输入控制端CT；耦合到所述定时电路装置的闭锁电路装置用于控制将所述第一和第二MOS装置转换开和关的频率并有响应加到所述输入控制端的预定信号而被转换的输出；各耦合到所述闭锁电路装置的高侧死区时间延迟电路和低侧死区时间延迟电路，用以在跟随所述闭锁电路装置输出转换后的一预定延迟时间内延迟传送一锁定输出信号；一个高侧电平移动装置和一高侧驱动电路装置与一低侧驱动电路装置；所述高侧驱动电路装置和所述低侧驱动装置分别耦合到所述高侧死区延时电路和所述低侧死区延时电路并分别具有高侧和低侧输出引线，这些引线产生响应所述输入控制端CT的控制信号导通和关断所述第一和第二MOS选通电源装置的输出；所述死区延时电路为防止同时导通所述第一和第二MOS选通电源装置。
2.如权利要求1的集成电路，其特征在于所述MOS选通电源装置是选自由功率MOSFETs，IGBTs和MOS栅控闸流管组成的那组中的MOS器件。
3.如权利要求1的集成电路，其特征在于所述预定时间延迟为1微秒左右。
4.如权利要求1的所述电路，其特征在于还包括一耦合到所述第一和第二d-c端的工作电压源Vcc，用于为所述集成电路中的每个所述电路装置提供工作电源;所述集成电路有一由此伸出的Vcc引线，用于连接到所述第一或第二d-c端的至少一端。
5.如权利要求4所述的电路，其特征在于还包括用于将所述Vcc引线耦合到所述第一d-c端的电阻装置。
6.如权利要求4所述的集成电路，其特征在于所述预定时间延迟大约为1微秒。
7.如权利要求5所述的集成电路，其特征在于所述预定时间延迟大约为1微秒。
8.如权利要求4所述电路，其特征在于还包括欠电压断路电路装置，该断路装置耦合到和监视所述Vcc引线的电压并有一耦合到所述闭锁电路装置和到所述高侧和低侧死区延时电路的输出，用以当所述Vcc引线处电压降至一给定值以下时，禁止所述闭锁电路装置和延迟电路。
9.如权利要求8的集成电路，其特征在于所述预定时间延迟大约为1微秒。
10.如权利要求9的电路，其特征在于还包括耦合到所述第一和第二d-c端的工作电压源Vcc，用于为所述集成电路中的每个所述电路装置提供工作电源，所述集成电路有一从那里伸出的Vcc引线，用以连接到所述第一或第二d-c端的至少一端。
11.如权利要求7的电路，其特征在于还包括用于将所述Vcc引线耦合到所述第一d-c端的电阻装置。
12.如权利要求8的电路，其特征在于还包括用于将所述Vcc引线耦合至所述正端的电阻装置。
13.如权利要求1的所述电路，其特征在于所述定时器电路有一第二输入控制端RT，用于控制所述MOS选通装置被接通和断开的频率;所述端CT和RT分别被连接到值为CT的外部定时电容器和值为RT的定时电阻，用以将所述定时电路的振荡频率fo设为f0=11.4RT× CT]]>
14.如权利要求13的集成电路，其特征在于所述预定时间延迟大约为1微秒。
15.如权利要求13的所述电路，其特征在于还包括耦合到所述第一和第二d-c端的工作电压源Vcc，用于为所述集成电路中每一个所述电路装置提供工作电源;所述集成电路有一个从那里伸出的Vcc引线，用以连接到所述第一或第二d-c端的至少一端。
16.如权利要求13的电路，其特征在于还包括用于将所述Vcc引线耦合到所述第一d-c端的电阻装置。
17.如权利要求13的所述电路，其特征在于还包括欠电压断路装置，该断路装置耦合到和监视所述Vcc引线的电压并有一耦合到所述闭锁电路装置和到所述高侧与低侧死区延时电路的输出，用于当所述Vcc引线电压降至一给定值以下时阻断所述闭锁电路装置和延迟电路。
18.一种电子镇流电路，组合地包括至少一个气体放电灯，至少一个与所述气体放电灯串联的L-C电路，第一和第二串联连接的MOS栅控电源开关装置，该开关装置有各自的栅极端并以半桥电路布局相连接，一对与所述第一和第二串联连接的开关装置串联连接的d-c电源端;所述灯和L-C串联电路跨接在所述第二电源开关装置上，和有用于接收输入逻辑电平信号的输入端的一个栅控驱动电路，用于以一个给定振荡频率交替地转换所述第一和第二MOS栅控装置两者的开和关;所述栅控驱动电路有耦合到所述分立装置的各自栅极的输出端H0和L0;所述栅控驱动电路有一个为其内部电路提供工作电源的端子Vcc;和一个用于将所述端子Vcc连到所述端子对之一的外部电阻。
19.一种电子镇流电路，组合地包括，至少一个气体放电灯，至少一个与所述气体放电灯串联的L-C电路，第一和第二串联连接的MOS栅控电源开关装置，该开关装置有各自的栅极端并以半桥电路布局相连接，一对与所述第一和第二串联连接的开关装置串联连接的d-c电源端;所述灯和L-C串联电路跨接在所述第二电源开关装置上，和有用于接收输入逻辑电平信号的输入端的一个栅控驱动电路，用于以一个给定振荡频率交替地转换所述第一和第二MOS栅控装置两者的开和关;所述栅控驱动电路有耦合到所述电源开关装置的各自栅极的输出端H0和L0;所述栅控驱动电路有一个分别有第一和第二输入引线RT和CT的振荡定时电路，以及分别连到引线RT和CT的分立电阻和分立电容，以将所述振荡给定频率设定在一已知频率和在所述L-C电路的振荡频率上。
20.一种电子镇流器电路，组合地包括至少一个气体放电灯，至少一个与所述气体放电灯串联的L-C电路，第一和第二串联连接的MOS栅控电源开关装置，该开关装置有各自的栅极端并以半桥电路布局相连接，一对与所述第一和第二串联连接的开关装置串联连接的d-c电源端;所述灯和L-C串联电路跨接在所述第二电源开关装置上，和有用于接收输入逻辑电平信号的输入端的一个栅控驱动电路，用于以一个给定振荡频率交替地转换所述第一和第二MOS栅控装置两者的开和关;所述栅控驱动电路有耦合到所述电源开关装置的各自栅极的输出端H0和L0;所述栅控驱动电路有一个为其内部电路提供工作电源的端子Vcc;和一个为将所述端子Vcc连到所述端子对之一的外部电阻;所述栅控驱动电路有一个分别有第一和第二输入引线RT和CT的振荡定时电路，和分别连到引线RT和CT的分立电阻和一分立电容，以将所述振荡给定频率设定在预定频率和所述L-C电路的振荡频率上。
21.一种电子镇流电路，组合地包括，至少一个气体放电灯，至少一个与所述气体放电灯串联的L-C电路，第一和第二串联连接的MOS栅控电源开关装置，该开关装置有各自的栅极端并以半桥电路布局相连接，一对与所述第一和第二串联连接的开关装置串联连接的d-c电源端;所述灯和L-C串联电路跨接在所述第二电源开关装置上，和有用于接收输入逻辑电平信号的输入端的一个单片栅控驱动电路，用于以一个给定振荡频率交替地转换所述第一和第二MOS栅控装置两者的开和关;所述栅控驱动电路有耦合到所述分立装置，各自栅极的输出端H0和L0;所述栅控驱动电路有为其内部电路提供工作电源的端子Vcc;和一个用于将所述端子Vcc连到所述端子对之一的外部电阻;所述集成电路包括有可连到以所述基片电位为基准的低逻辑电平信号的输入控制端CT的定时装置;耦合到所述定时电路装置的锁定电路装置，用以控制转换所述第一和第二电源开关装置开和关的频率，该锁定装置有一个响应固定到所述输入控制端的预定信号而被开关转换的输出;各耦合到所述锁定电路装置的高侧死区时间延迟电路和低侧死区时延电路用以在一跟随所述锁定电路装置输出转换后的一个预定延迟时间内延迟对锁定输出信号的传输;一个高侧电平移动装置和一高侧驱动电路装置及一低侧驱动电路装置;所述高侧驱动电路装置和所述低侧驱动电路装置分别耦合到所述高侧死区时延电路和所述低侧死区时延电路装置并分别有响应所述输入控制端CT的控制信号分别产生用于接通和关断所述第一和第二MOS栅控电源装置的输出的高侧和低侧输出引线;所述死区时延电路防止所述第一和第二MOS栅控电源装置的同时导通。
22.一种电子镇流电路，组合地包括至少一个气体放电灯，至少一个与所述气体放电灯串联的L-C电路，第一和第二串联连接的MOS栅控电源开关装置，该开关装置有各自的栅极端并以半桥电路布局相连接，一对与所述第一和第二串联连接的开关装置串联连接的d-c电源端;所述灯和L-C串联电路跨接在所述第二电源开关装置上，和有用于接收输入逻辑电平信号的输入端的一个栅控驱动电路，用于以一个给定振荡频率交替地转换所述第一和第二MOS栅控装置两者的开和关;所述栅控驱动电路有耦合到所述MOS电源开关装置的各自栅极的输出端H0和L0;所述栅控驱动电路有一个分别有第一和第二输入引线RT和CT的振荡定时电路，以及分别连到引线RT和CT的分立电阻和分立电容，以设定所述振荡频率在某一给定频率下振荡频率和所述L-C电路振荡频率;所述集成电路包括有可连接到以所述基片电位为基准的低逻辑电平信号的输入控制端CT的定时器装置;耦合到所述定时器电路装置的锁定电路装置用于控制所述第一和第二分立装置被转换成开和关的频率，并有一响应一固定到所述输入控制端的预定信号而被开关转换的输出;一个高侧死区时延电路和低侧死区时延电路各耦合到所述RS锁定电路，用于在一跟随对所述锁定电路装置的输出转换后的预定延迟时间内延迟对锁定输出信号的传送;一个高侧电平移动装置和一高侧驱动电路装置与低侧驱动电路装置;所述高侧驱动电路装置和所述低侧驱动电路装置分别耦合到所述高侧死区时延电路装置和所述低侧死区时延电路装置并有响应所述输入控制端CT的控制信号分别产生用于接通和断开所述第一和第二MOS栅控电源装置的输出的高侧和低侧输出引线;所述死区时延电路防止同时导通所述第一和第二MOS栅控电源装置。
全文摘要
一种单片MOS栅控驱动器芯片，用于驱动气体放电灯镇流电路中的高侧和低侧功率MOS场效应晶体管。该芯片包括一定时电路用于以该灯镇流器谐振的自然频率下产生一方波输出。在该芯片上设有死区定时电路，以防止同时导通高侧和低侧MOSFETs。该芯片可装入一八引线的DIP组件中。
文档编号H05B41/285GK1113068SQ95100479
公开日1995年12月6日 申请日期1995年3月3日 优先权日1994年3月4日
发明者P·N·伍德 申请人:国际整流器公司