3R的半导体封装件2’的制法大致相同于上述图2A至图2R的半导体封装件2的制法，故相同处不再重复叙述，其主要差异处如下:
[0121]在图3B中，形成具有一容置部211与多个通孔213的基底层21于第一承载板20的第一剥离层201上，且该容置部211与该些通孔213均贯穿该基底层21的第一表面21a及第二表面21b,以藉由该容置部211与该些通孔213分别外露出部分该第一剥尚层201。该容置部211与该些通孔213可以激光钻孔或蚀刻等方式形成之。
[0122]在图3C中，形成晶种层22于该基底层21的第二表面21b、该容置部211的壁面212、该些通孔213的壁面与部分该第一剥离层201上。
[0123]在图3D中，形成具有多个贯穿孔231的阻层23于该晶种层22上。该些贯穿孔231均具有宽度W3并分别对应该些通孔213，且该些贯穿孔231可以激光钻孔或蚀刻等方式形成之。
[0124]在图3E中，填充导电材料于图3D的通孔213与贯穿孔231内以形成多个导电柱24’于该第一剥离层201的晶种层22上，且该导电柱24’的一部分(如下半部)嵌埋于该基底层21的通孔213内。该导电柱24’的长度L3可等于现有技术图1B的导通球12的长度LI，但不以此为限。
[0125]在图3F中，移除该阻层23以外露出该导电柱24’未嵌埋于该基底层21的通孔213内的部分(如上半部)。接着，移除该些导电柱24’以外的晶种层22，以外露出该基底层21的部分第二表面21b、该容置部211的壁面212及该容置部211的第一剥离层201，使得该晶种层22仅形成于该些导电柱24’的第一端部24a与该第一剥离层201之间、以及该基底层21的壁面与该些导电柱24’之间。
[0126]在图3G中，形成粘着层35于该容置部211的第一剥离层201上，且该粘着层35可为液态胶体或粘着材料等。接着，设置半导体元件25于该粘着层35上，该半导体元件25的宽度W4可小于该容置部211的宽度W2，使得该半导体元件25与该基底层21之间具有间隙351。该间隙351可具有微小的间距，并作为该粘着层35粘合及固定该半导体元件25之用。
[0127]在图3G’中，其为上述图3G的另一实施例，且图3G’可先将该半导体元件25设置于该容置部211的第一剥离层201上。
[0128]在图3H中，可将图3G的半导体元件25下压以接触该第一剥离层201，使得该半导体元件25的主动面25a与焊垫251外露于该基底层21的第一表面21a，并使该粘着层35改移至该半导体元件25与该基底层21之间的间隙351内。接着，对该粘着层35进行固化作业，以藉由该粘着层35贴合该半导体元件25至该基底层21的壁面212。
[0129]或者，可直接于填充液态胶体(或粘着材料)于图3G’的间隙351内，并对该液态胶体进行固化作业以形成图3H的粘着层35，以藉由该粘着层35贴合该半导体元件25至该基底层21的壁面212。
[0130]在图31中，可将封装胶体26的第四表面26b直接齐平于该些导电柱24’的第二端部24b，故可不必进行上述图2H至图21的薄化作业。而且，另一部分该导电柱24’嵌埋于该封装胶体26内，使得该封装胶体26内的部分该导电柱24’的长度L4小于全部该导电柱24’的长度L3，且该导电柱24’的长度L3可等于现有技术图1G的导通球12的长度LI。因此，本发明的导电柱24’嵌埋于该封装胶体26内的长度L4相对较短，从而免除或减少该导电柱24’的受损情形。
[0131]在图3M中，可将该些导电柱24’的第一端部24a的晶种层22直接外露于该基底层21的第一表面21a,故可不必形成如图2M的多个通孔213于该基底层21内。
[0132]在图3N中，可形成介电层301于该基底层21的第一表面21a、该半导体兀件25的主动面25a与该粘着层35上，最内层的导电盲孔302形成于该介电层301内以电性连接该些导电柱24’的第一端部24a的晶种层22，该第二线路层303形成于该介电层301上以电性连接该些导电盲孔302。
[0133]本发明还提供一种如图2R所示的半导体封装件2。该半导体封装件2主要包括基底层21、多个导电柱24、半导体元件25以及封装胶体26。
[0134]该基底层21具有相对的第一表面21a与第二表面21b、及贯穿该第一表面21a与第二表面21b的容置部211 (如开孔)。而且,该基底层21可为介电层、绝缘层、中介层、基板或封装胶体等，该介电层的材质可为聚酰亚胺(PD、苯并环丁烯(BCB)或聚对二唑苯(PBO)
坐寸ο
[0135]该些导电柱24分别形成于该基底层21的第二表面21b上，各该导电柱24具有相对的第一端部24a与第二端部24b，该第二端部24b远离该基底层21的第二表面21b。该导电柱24可具有长度(高度)L2且其可小于现有技术图1G的导通球12的长度(高度)LI，但不以此为限。该导电柱24可为圆柱体、椭圆柱体、方形柱体、多边形柱体或球形柱体等，形成该导电柱24的材质可为金、银、铜、锡、镍或其任意组合的合金等。
[0136]该半导体元件25容置于该基底层21的容置部211内，并具有相对的主动面25a与被动面25b,且该主动面25a外露于该基底层21的第一表面21a。
[0137]该封装胶体26形成于该基底层21的第二表面21b上以包覆该些导电柱24及该半导体元件25，并具有相对的第三表面26a与第四表面26b，且该些导电柱24的第二端部24b外露出该封装胶体26的第四表面26b。
[0138]该半导体封装件2可包括晶种层22，其形成于该导电柱24的第一端部24a上，且该晶种层22可为导电层或溅镀材料层等。同时，该基底层21可具有多个通孔213以分别外露出该些导电柱24的第一端部24a的晶种层22。
[0139]该半导体封装件2可包括第一线路层27，其形成于该封装胶体26的第四表面26b上以电性连接该些导电柱24的第二端部24b，且该第一线路层27具有多个第一电性接触垫271。
[0140]该半导体封装件2可包括第一绝缘保护层28，其形成于该封装胶体26的第四表面26b上以包覆该第一线路层27，且该第一绝缘保护层28具有多个第一开孔281以分别外露出该些第一电性接触垫271。
[0141]该半导体封装件2可包括半导体装置34，其设置于该第一绝缘保护层28上，并透过多个导电元件341 (如焊球或焊线)分别电性连接该些外露于该第一开孔281的第一电性接触垫271。该半导体装置34可为半导体晶片、半导体晶圆或半导体封装结构等。
[0142]该半导体封装件2可包括增层结构30，其形成于该基底层21的第一表面21a与该半导体元件25的主动面25a上，并电性连接该些导电柱24的第一端部24a及该半导体元件25的焊垫251。该增层结构30可具有至少一(如二层)介电层301、多个(如三层且每层有多个)导电盲孔302及至少一(如三层)第二线路层303，且该第二线路层303具有多个第二电性接触垫304。
[0143]在本实施例中，该介电层301形成于该基底层21的第一表面21a与该半导体兀件25的主动面25a上,最内层的该些导电盲孔302形成于该基底层21的通孔213内，以藉由该些导电盲孔302分别电性连接该些导电柱24的第一端部24a的晶种层22，且最内层的该第二线路层303形成于基底层21的第一表面21a以电性连接该些导电盲孔302。
[0144]该半导体封装件2可包括第二绝缘保护层31，其形成于最外层的该介电层301与该第二线路层303上，且该第二绝缘保护层31具有多个第二开孔311以分别外露出最外层的该些第二电性接触垫304。
[0145]该半导体封装件2可包括多个凸块底下金属层32与多个焊球33，该些凸块底下金属层32分别形成于该些外露于该第二开孔311的第二电性接触垫304上，且该些焊球33分别形成于该些凸块底下金属层32上。
[0146]本发明另提供一种如图3R所示的半导体封装件2’。图3R的半导体封装件2’大致相同于上述图2R的半导体封装件2，故相同处不再重复叙述，其主要差异处如下:
[0147]在图3R中，该基底层21可具有多个贯穿基底层21的第一表面21a与第二表面21b的通孔213，部分该导电柱24’嵌埋于该基底层21的通孔213内，另一部分该导电柱24’嵌埋于该封装胶体26内，且该导电柱24’的第一端部24a外露于该基底层21的第一表面21a。该晶种层22形成于该导电柱24’的第一端部24a、及该基底层21与该导电柱24’之间。
[0148]因该导电柱24’被嵌埋于该封装胶体26内的长度L4小于该导电柱24’的长度L3，且该导电柱24’的长度L3可等于现有技术图1G的导通球12的长度LI。因此，本发明的导电柱24’嵌埋于该封装胶体26内的长度L4相对较短，从而免除或减少该导电柱24’的受损情形。
[0149]该介电层301形成于该基底层21的第一表面21a、该半导体兀件25的主动面25a与该粘着层35上，最内层的导电盲孔302形成于该介电层301内以电性连接该些导电柱24’的第一端部24a的晶种层22，该第二线路层303形成于该介电层301上以电性连接该些导电盲孔302。
[0150]该半导体封装件2’可包括粘着层35，形成于该半导体元件25与该基底层21之间的间隙351内，见图3G或图3G’。
[0151]由上可知，本发明的半导体封装件及其制法中，主要是提供一具有容置部的基底层，并将多个导电柱形成于该基底层上、或将该些导电柱的一部分嵌埋于