专利名称：栅极驱动电路的制作方法
技术领域：
本发明涉及一种栅极驱动电路，尤其涉及一种用以驱动液晶面板上的薄膜晶体管的栅极驱动电路。
背景技术：
目前阴极射线管(CRT)屏幕已逐渐被液晶屏幕(LCD)所取代，正如录音带被光碟片所取代的势不可挡一般。液晶屏幕的驱动芯片一般包括源极驱动器(Source Driver)芯片、栅级驱动器(Gate Driver)芯片、以及时序控制器(Timing Controller)芯片等。其中，源极驱动器也被称作数据驱动器(Data Driver )，而栅级驱动器另被称为扫描驱动器(Scan Driver )。
请参考图1,图1为已知栅极驱动芯片的单一通道布局1示意图。单一通道布局1包含垂直堆叠的输出緩沖器(Output Buffer )区10、电平转换器(Level Shifter)区12及低压逻辑电路(Low Voltage Circuit)区14。电平转换器用以将低压逻辑电路的信号由低电位转换到高电位，再输出给输出緩冲器，之后输出缓冲器将信号输出以控制液晶面板上的薄膜晶体管的栅极。
如图所示，输出緩冲器区10所占的布局高度为Hl，而电平转换器区12所占的布局高度为H2，所以两者所占的布局高度为Hl+H2。此种垂直堆叠的布局方式占据相当大的面积，对于追求将栅极驱动芯片的面积最小化的业界来说，实有改进的必要。
发明内容
因此，本发明的主要目的即在于提供一种将面积缩小化以降低生产成本的栅极驱动电路。
本发明披露一种栅极驱动电路，包含有第一输出緩沖单元区、电平转换器区及低压逻辑电路区。第一输出缓冲单元区形成于一平面，用以设置第一输出緩沖单元。电平转换器区形成于该平面上并用以设置电平转换器，且包含相连的垂直分区及水平分区，该垂直分区与该第一输出緩沖单元区并列于
4该平面的水平方向，该水平分区位于该垂直分区及该第一输出緩冲单元区之下。低压逻辑电路区，形成于该平面上，位于该水平分区之下，并与该水平分区并列于该平面的垂直方向，用以设置低压逻辑电路。
本发明另披露一种栅极驱动电路，包含有第一输出緩沖单元区、电平转换器区及低压逻辑电路区。第一输出緩冲单元区形成于一平面，用以设置第一输出緩冲单元。电平转换器区形成于该平面上并与该第一输出緩冲单元区并列于该平面的水平方向，用以设置电平转换器。低压逻辑电路区形成于该平面上位于该电平转换器区及该第一输出缓冲单元区之下，并与该电平转换器区并列于该平面的垂直方向，用以设置低压逻辑电路。
图1为已知栅极驱动芯片的单一通道布局示意图。
图2为本发明实施例的栅极驱动电路的单一通道布局的示意图。
图3为本发明实施例的栅极驱动电路的双通道布局的示意图。
图4为本发明实施例的栅极驱动电路的另一双通道布局的示意图。
图5为图2的变形的示意图。
图6为图3的变形的示意图。
图7为图4的变形的示意图。
附图标记说明
20单通道布局
22第一输出緩冲单元区
228第一输出緩冲单元
24电平转换器区
242电平转换器
244垂直分区
246水平分区
26低压逻辑电路区
28第二输出缓沖单元区
30双通道布局
8S'J夭
9斗A 刖大
具体实施例方式
请参考图2,图2为本发明实施例栅极驱动电路的单通道布局20的示意图。栅极驱动电路是用以驱动液晶面板上的薄膜晶体管，并以集成电路来实现，其包含有第一输出緩冲单元区22、电平转换器区24及低压逻辑电路区26。
第一输出緩沖单元区22形成于平面(图未示)，用以设置第一输出缓沖单元228。电平转换器区24形成于该平面上并用以设置电平转换器242，且包含相连的垂直分区244及水平分区246，垂直分区244与第一输出緩沖单元区22并列于该平面的水平方向(如箭头9所指的方向)，水平分区246位于垂直分区244及第一输出緩沖单元区22之下。低压逻辑电路区26形成于该平面上，位于水平分区246之下，并与水平分区246并列于该平面的垂直方向(如箭头8所指的方向)，其用以设置低压逻辑电路。
如图所示，由于电平转换器242及第一输出緩沖单元228皆为高压元件，所以位于垂直分区244的电平转换器242的部分电路可以与第一输出緩沖单元228共用N型井〈N-Well〉及P型井〈P-Well〉，如此的布局方式可以缩小所占面积，并降低生产成本。与图l的先前技术相比较，本发明的第一输出緩沖单元区22及电平转换器区24所占的布局高度小于Hl+H2，故可以将整个栅极驱动电路2的面积缩小化。
请参考图3,图3为本发明实施例的栅极驱动电路的双通道布局30的示意图。与图2的差异在于，图3的栅极驱动电路另包含第二输出緩冲单元区28。第二输出緩冲单元区28形成于该平面上并与第一输出緩沖单元区22及垂直分区244并列于水平方向，其用以设置第二输出緩沖单元。相对应地，此时电平转换器242包含有第一子电平转换单元及第二子电平转换单元(图未示)，用以分别耦接于第一输出緩沖单元及第二输出緩沖单元。在图3中，第二输出緩沖单元区28是位于第一输出缓沖单元区22与垂直分区244之间，但也可以如图4的变形，将垂直分区244设于第一输出緩沖单元区22与第二输出緩冲单元区28之间。
请继续参考图5，图5为图2的变形。图5是将图2中的水平分区246整合入垂直分区244,也就是说，电平转换器区24是与第一输出缓沖单元区22并列于该平面的水平方向，而低压逻辑电路区26则位于电平转换器区24及第一输出緩沖单元区22之下，并与电平转换器区24并列于该平面的垂直方向。相同的变化方式，图3可变化成如图6所示的方式，图4可变化成如图7所示的方式。
值得注意的是，前述是以栅极驱动电路的单通道布局20及双通道布局30来作说明，然本领域的普通技术人员当可据以^L不同的变化，以应用至四通道或更多通道的布局。
综上所述，本发明的电平转换器与第一输出緩冲单元共用N型井及P型井，如此的布局方式可以缩小所占面积，并降低生产成本，故确实能达成本发明的目的。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种栅极驱动电路，包含有第一输出缓冲单元区，形成于一平面，用以设置第一输出缓冲单元；电平转换器区，形成于该平面上并与该第一输出缓冲单元区并列于该平面的水平方向，用以设置电平转换器；以及低压逻辑电路区，形成于该平面上位于该电平转换器区及该第一输出缓冲单元区之下，并与该电平转换器区并列于该平面的垂直方向，用以设置低压逻辑电路。
2. 如权利要求1所述的栅极驱动电路，其中该第一输出緩沖单元与该电平转换器共用N型井。
3. 如权利要求1所述的栅极驱动电路，其中该第一输出緩沖单元与该电平转换器共用P型井。
4. 如权利要求1所述的栅极驱动电路，其另包含第二输出緩沖单元区，形成于该平面上并与该第一输出缓沖单元区及该电平转换器区并列于该水平方向，用以设置第二输出緩沖单元。
5. 如权利要求4所述的栅极驱动电路，其中该第二输出缓沖单元区位于该第 一输出缓沖单元区与该电平转换器区之间。
6. 如权利要求5所述的栅极驱动电路，其中该电平转换器包含有第一子电平转换单元及第二子电平转换单元，分别耦接于该第一输出緩冲单元及该第二输出緩沖单元。
7. 如权利要求4所述的栅极驱动电路，其中该电平转换器区位于该第一输出緩沖单元区与该第二输出緩沖单元区之间。
8. 如权利要求7所述的栅极驱动电路，其中该电平转换器包含有第一子电平转换单元及第二子电平转换单元，分别耦接于该第一输出緩冲单元及该第二输出緩冲单元。
9. 一种栅极驱动电路，包含有第一输出緩冲单元区，形成于一平面，用以设置第一输出緩沖单元；电平转换器区，形成于该平面上并用以设置电平转换器，且包含相连的垂直分区及水平分区，该垂直分区与该第一输出緩冲单元区并列于该平面的水平方向，该水平分区位于该垂直分区及该第一输出缓沖单元区之下；以及低压逻辑电路区，形成于该平面上，位于该水平分区之下，并与该水平分区并列于该平面的垂直方向，用以设置低压逻辑电路。
10. 如权利要求9所述的栅极驱动电路，其中该第一输出緩沖单元与该电平转换器共用N型井。
11. 如权利要求9所述的栅极驱动电路，其中该第一输出緩沖单元与该电平转换器共用P型井。
12. 如权利要求9所述的栅极驱动电路，其另包含第二输出緩冲单元区，形成于该平面上并与该第一输出緩沖单元区及该垂直分区并列于该水平方向，用以设置第二输出緩沖单元。
13. 如权利要求12所述的栅极驱动电路，其中该第二输出緩沖单元区位于该第 一输出缓冲单元区与该垂直分区之间。
14. 如权利要求13所述的栅极驱动电路，其中该电平转换器包含有第一子电平转换单元及第二子电平转换单元，分别耦接于该第一输出緩沖单元及该第二输出緩沖单元。
15. 如权利要求12所述的栅极驱动电路，其中该垂直分区位于该第一输出緩沖单元区与该第二输出缓沖单元区之间。
16. 如权利要求15所述的栅极驱动电路，其中该电平转换器包含有第一子电平转换单元及第二子电平转换单元，分别耦接于该第一输出緩冲单元及该第二输出缓冲单元。
全文摘要
本发明公开了一种栅极驱动电路，其包含有第一输出缓冲单元区、电平转换器区及低压逻辑电路区。第一输出缓冲单元区形成于一平面，用以设置第一输出缓冲单元。电平转换器区形成于该平面上并用以设置电平转换器，且包含相连的垂直分区及水平分区，该垂直分区与该第一输出缓冲单元区并列于该平面的水平方向，该水平分区位于该垂直分区及该第一输出缓冲单元区之下。低压逻辑电路区，形成于该平面上，位于该水平分区之下，并与该水平分区并列于该平面的垂直方向，用以设置低压逻辑电路。
文档编号G09G3/36GK101656052SQ200810131009
公开日2010年2月24日 申请日期2008年8月19日 优先权日2008年8月19日
发明者萧兆志, 陈炎伯 申请人:联咏科技股份有限公司