1.一种移位寄存器，包括上拉模块、下拉模块、输出模块、复位模块、电位保持模块、第一节点、第二节点以及第三节点，其中：
所述上拉模块电连接第一输入端、第二输入端与低电平信号输入端，包括第一薄膜晶体管、第二薄膜晶体管以及第三薄膜晶体管；
所述下拉模块电连接第二时钟信号输入端与低电平信号输入端，包括第四薄膜晶体管以及第二电容；
所述输出模块电连接第一时钟信号输入端、第二时钟信号输入端、第一输出端以及低电平信号输入端，包括第一电容、第五薄膜晶体管、第六薄膜晶体管以及第七薄膜晶体管；
所述复位模块电连接复位信号输入端以及低电平信号输入端，包括第八薄膜晶体管以及第九薄膜晶体管；
所述电位保持模块电连接第一输入端、低电平信号输入端以及高电平信号输入端，包括第三电容、第十薄膜晶体管以及第十一薄膜晶体管。
2.根据权利要求1所述的一种移位寄存器，所述上拉模块中，
所述第一薄膜晶体管的栅极电连接所述第一输入端，所述第一薄膜晶体管的第一极电连接所述第三节点，所述第一薄膜晶体管的第二极电连接第所述第一节点；
所述第二薄膜晶体管的栅极电连接所述第二输入端，所述第二薄膜晶体管的第一极电连接所述第一节点，所述第二薄膜晶体管的第二极电连接所述低电平信号输入端；
所述第三薄膜晶体管的栅极电连接所述第二节点，所述第三薄膜晶体管的第一极电连接所述第一节点，所述第三薄膜晶体管的第二极电连接低电平信号输入端。
3.如权利要求1所述的一种移位寄存器，所述下拉模块中，
所述第四薄膜晶体管的栅极电连接所述第一节点，所述第四薄膜晶体管的第一极电连接所述第二节点，所述第四薄膜晶体管的第二极电连接所述低电平信号输入端；
所述第二电容的第一极电连接所述第二时钟信号输入端，所述第二电容的第二极电连接所述第二节点。
4.如权利要求1所述的一种移位寄存器，所述输出模块中，
所述第一电容的第一极电连接所述第一节点，所述第一电容的第二极电连接所述第五薄膜晶体管的第二极；
所述第五薄膜晶体管的栅极电连接所述第一节点，所述第五薄膜晶体管的第一极电连接所述第二时钟信号输入端，所述第五薄膜晶体管的第二极电连接所述第一输出端；
所述第六薄膜晶体管的栅极电连接所述第二节点，所述第六薄膜晶体管的第一极电连接所述第一电容的第二极，所述第六薄膜晶体管的第二极电连接所述低电平信号输入端；
所述第七薄膜晶体管的栅极电连接所述第一时钟信号输入端，所述第七薄膜晶体管的第一极电连接所述第一电容的第二极，所述第七薄膜晶体管的第二极电连接所述低电平信号输入端。
5.如权利要求1所述的一种移位寄存器，所述复位模块中，
所述第八薄膜晶体管的栅极电连接所述复位信号输入端，所述第八薄膜晶体管的第一极电连接所述第一输出端，所述第八薄膜晶体管的第二极电连接所述低电平信号输入端；
所述第九薄膜晶体管的栅极电连接所述复位信号输入端，所述第九薄膜晶体管的第一极电连接所述第一节点，所述第九薄膜晶体管的第二极电连接所述低电平信号输入端。
6.如权利要求1所述的一种移位寄存器，所述电位保持模块中，
所述第三电容的第一极电连接所述第一输入端，所述第二极电连接所述第三节点；
所述第十薄膜晶体管的栅极电连接所述第一输入端，所述第十薄膜晶体管的第一极电连接所述高电平信号输入端，所述第十薄膜晶体管的第二极电连接所述第三节点；
所述第十一薄膜晶体管的栅极电连接所述第二节点，所述第十一薄膜晶体管的第一极电连接所述第三节点，所述第十一薄膜晶体管的第二极电连接所述低电平信号输入端。
7.如权利要求1所述的一种移位寄存器，其中，所述第一薄膜晶体管至所述第十一薄膜晶体管可以由非晶硅、低温多晶硅或者氧化物半导体的任意一种制备而成。
8.如权利要求1所述的一种移位寄存器，其中，所述第一薄膜晶体管至所述第十一薄膜晶体管为P型薄膜晶体管或者N型薄膜晶体管。
9.一种栅极驱动电路，包括至少一级权利要求1所述的一种移位寄存器，其中，所述第一输入端为上一级的所述第一输出端，所述第二输入端为下一级的所述第一输出端。
10.一种驱动方法，驱动权利要求9所述的一种栅极驱动电路，包括第一阶段、第二阶段、第三阶段以及第四阶段，其中，
在所述第一阶段，所述复位信号输入端输出复位信号，此时所述第一时钟信号输入端输出低电平信号，所述第二时钟信号输入端输出高电平；
在所述第二阶段，所述第一输入端输入高电平信号，此时所述第一时钟信号输入端输入高电平信号，所述第二时钟信号输入端输入低电平信号；
在所述第三阶段，所述第一输入端停止输入信号，所述第一时钟信号输入端输出低电平信号，所述第二时钟信号输入端输出高电平信号，此时所述第一输出信号输出栅极信号；
在所述第四阶段，所述第一时钟信号输入端输出高电平信号，所述第二时钟信号输入端输出低电平信号；此时，所述第二输入端输出下一级所述输出信号的高电平信号。
11.如权利要求10所述的一种驱动方法，其中，
在所述第一阶段，所述第一节点与所述第三节点保持低电位，所述第二节点保持高电位；
在所述第二阶段，所述第一节点与所述第三节点变为高电位，所述第二节点变为低电位；
在所述第三阶段，所述第一节点电位被举高，所述第二节点与所述第三节点变为低电位；
在所述第四阶段，所述第一节点、所述第二节点以及所述第三节点均变为低电位。