入端S1、第二输入端S2和第二节点N2，适于在第一输入端SI的电平为输入单元110对应的有效电平时，将第二节点N2的电平置为第二输入端S2输入的电平；
[0042]第一控制单元140连接第三输入端S3、第一节点NI和第二节点N2，适于在第二节点N2的电平为低电平时开启，将第一节点NI的电平置为第三输入端S3的电平，并适于在第一节点NI浮接时维持第一节点NI的电平；
[0043]第二控制单元150包括第一控制模块151和第二控制模块152 ;
[0044]第一控制模块151连接第四输入端S4、第五输入端S5、第一节点NI和第三节点N3，适于在第三节点N3的电平为低电平且第四输入端S4的电平为第一控制模块有效电平时开启，将第一节点NI的电平置为第五输入端S5接入的电平；
[0045]第二控制模块152，连接第六输入端S6、第七输入端S7、第二节点N2和第三节点N3，用于在第二节点N2的电平为低电平且第六输入端S6输入的电平为高电平时，将第三节点N3的电平置为高电平；在第六输入端S6的电平为低电平时，将第三节点N3的电平置为第七输入端S7的电平；并适于在第三节点N3浮接时，维持第三节点N3的电平；
[0046]输出单元120连接移位信号输出端OUTPUT和第八输入端S8，用于在第一节点NI的电平为低电平时开启，将移位信号输出端OUTPUT的电平置为第八输入端S8输入的电平;
[0047]重置单元130连接第二节点N2，移位信号输出端OUTPUT和第九输入端S9，适于在第二节点N2为低电平时，将移位信号输出端OUTPUT的电平置为第九输入端S9的电平，并适于在第二节点N2浮接时，维持第二节点N2的电平。
[0048]本发明提供的移位寄存器单元，移位寄存器单元输出的移位脉冲的宽度可以通过输入到移位寄存器单元中的移位脉冲进行调整，且输出的移位脉冲信号与输入的移位脉冲信号的宽度一致。由这样的移位寄存器单元级联得到的栅极驱动电路中每一级移位寄存器单元输出的脉冲信号的宽度可以根据输入到第一级移位寄存器单元的起始信号的宽度进行调整，适于对所需的移位脉冲的宽度较大的显示装置进行驱动。
[0049]不难理解的是，这里的浮接是指相应的节点没有连通到电流回路中，导致该节点的电荷不会通过电流回路流失的一种状态。
[0050]另一方面，本发明提供一种驱动第一方面所述的移位寄存器单元的方法，该方法包括:
[0051]在第五输入端S5、第七输入端S7和第九输入端S9输入低电平，在第三输入端S3和第八输入端S8输入高电平；在第一输入端S1、第六输入端S6、第四输入端S4均输入时钟信号；且在第一输入端SI输入的时钟信号为输入单元有效电平时，在第四输入端S4输入的时钟信号为第一控制模块无效电平，在第六输入端S6输入的时钟信号为低电平；在第四输入端S4输入的时钟信号为第一控制模块有效电平时，在第一输入端SI输入的时钟信号为输入单元无效电平，在第六输入端S6输入的时钟信号为高电平；在第一输入端SI输入的时钟信号中输入单元有效电平与第六输入端S6输入的时钟信号的低电平同步，且与在第四输入端S4输入的时钟信号中的第一控制模块无效电平不连续；
[0052]在第一输入端SI输入的时钟信号为输入单元有效电平时，开始在第二输入端S2输入高电平的移位脉冲信号；在第一输入端输入的时钟信号处于在开始输入移位脉冲之后的第N+1个输入单元无效电平时，在第二输入端S2停止输入高电平的移位脉冲信号；其中N为大于等于I的任意整数。
[0053]本发明提供的移位寄存器单元的驱动方法中，可以通过调整N的大小调整输出的移位脉冲的宽度。
[0054]在具体实施时，上述的第五输入端S5、第七输入端S7和第九输入端S9均一直输入低电平，在实际应用中，其中的任意两个输入端或者三个输入端均可以合并为一个输入端，即第五输入端S5与第七输入端S7可以为同一输入端，也可以与第九输入端S9为同一输入端，或者第七输入端S7和第九输入端S9可以为同一输入端，第五输入端S5、第七输入端S7和第九输入端S9均为同一输入端。这样可以减少相应的栅极驱动电路中所使用的信号线的数量。相应的，第三输入端S3和第八输入端S8也可以为同一输入端。在具体实施时，输入单元110有效电平可以为低电平，此时这里的第一输入端SI和第六输入端S6可以为同一输入端。这些都能节省所使用的信号线的数量。
[0055]在具体实施时，上述的第一控制单元140包括第一晶体管和一个第一电容，第一晶体管为P型晶体管，其源极连接第三输入端S3，漏极连接第一节点NI，栅极连接第二节点N3，第一电容的第一端接第一节点NI。进一步的，第一电容的第二端可以连接到第三输入端S3或者第八输入端S8。由于在实际应用中，上述的第三输入端S3和第八输入端S8 —般持续输入高电平，将第一电容的第二端连接到第三输入端S3或者第八输入端S8能够保证第一电容的第二端的电压不发生变化，从而避免第一电容的第一端的电压发生变化。
[0056]在具体实施时，第一控制模块151可以包括第二晶体管和第三晶体管；
[0057]第二晶体管为P型晶体管，其栅极连接第三节点N3，漏极连接第五输入端S5，源极连接第三晶体管的漏极；
[0058]第三晶体管的栅极连接第四输入端S4，源极连接第一节点NI。
[0059]在具体实施时，上述的第三晶体管可以为P型晶体管。
[0060]在具体实施时，第二控制模块152可以包括均为P型晶体管的第四晶体管和第五晶体管以及第二电容，第四晶体管的栅极连接第六输入端S6，漏极连接第三节点N3，源极连接第七输入端S7 ;
[0061]第五晶体管的栅极连接第二节点N2，漏极连接第三节点N3，源极连接第六输入端S6 ;第二电容的第一端连接第二节点N2。另外在具体实施时，上述的第二电容的第二端可以连接第四输入端S4，这样当第四输入端S4输入高电平时，能够使得第三节点N3的电压进一步升高，保证第三节点N3维持为高电平，使得第一控制模块151能够关断。
[0062]在具体实施时，输入单元110可以包括P型的第六晶体管，第六晶体管的栅极连接第一输入端SI，源极连接第二输入端S2，漏极连接第二节点N2。
[0063]在具体实施时，上述的输出单元120可以包括P型的第七晶体管，第七晶体管的栅极连接第一节点NI，源极连接第八输入端S8，漏极连接移位信号输出端OUTPUT。
[0064]在具体实施时，上述的重置单元130可以包括一个P型的第八晶体管和第三电容，第八晶体管的栅极连接第二节点N2，源极连接移位信号输出端OUTPUT，漏极连接第九输入端S9，所述第三电容的第一端连接第二节点N2。进一步的，第三电容的第二端可以连接移位信号输出端OUTPUT，这样当移位信号输出端OUTPUT为高电平时，能够使得第二节点N2的电平进一步升高，保证第二节点N2维持为高电平，避免影响移位信号输出端OUTPUT输出高电平。
[0065]不难理解的是，在具体实施时，在一些晶体管中上述的源极和漏极可以互换。且上述的各个单元并不限于上述的结构，在一些情况下，一些单元的具体结构可能存在不同，比如在一些应用中输入单元可能包含多个晶体管。在能够实现对应的功能的前提下，各个单元的具体结构实际上不会影响本发明的实施，相应的均应该落入本发明的保护范围。
[0066]不难理解的是，在具体实施时，上述的各个晶体管的源极和漏极仅是对为了方便描述，实际应用中，对于同一个晶体管，其源极和漏极的连接关系可以互换。比如对于输入单元所包括的第六晶体管，连接到第二输入端S2的电极也可以为漏极，相应的连接到第二节点N2的电极可以为源极。对本发明中的各个晶体管的源极和漏极的连接关系进行互换的方式应理解对本发明提供的技术方案中的相应技术特征的等同替换，相应的技术方案也应该落入本发明的保护范围。
[0067]下面结合具体的电路图和在移位寄存器单元驱动