专利名称：在具有多个单元的阵列基板上的阵列测试系统的制作方法
技术领域：
本发明涉及用在液晶显示装置中的阵列基板，更具体地，涉及具有多个单元的阵列基板以及嵌入其上的阵列测试系统。
背景技术：
液晶显示装置利用液晶分子的光学各向异性和极化特性来产生图像。由于液晶分子具有细长形状而具有确定的排列取向。排列取向可由施加的电场控制。因此，通过改变所施加的电场可以改变液晶分子的排列。由于液晶分子的光学各向异性，入射光的折射依赖于排列的液晶分子的取向。因此，通过控制施加到液晶分子上的电场，液晶显示装置可以产生图像。
液晶显示(LCD)装置由于其轻薄的设计和低功耗的特性而广泛地用于办公自动化(OA)和视频设备中。在不同类型的LCD装置中，具有以矩阵形式布置的薄膜晶体管和像素电极的有源矩阵LCD(AM-LCD)提供了高分辨率和显示运动图像的优越性。典型的LCD板具有上基板、下基板和置于两者之间的液晶材料。通常称作滤色器基板的上基板包括公共电极和滤色器。通常称作阵列基板的下基板包括开关元件(例如薄膜晶体管(TFT))和像素电极。
如上所述，LCD装置的工作的基本原理是，液晶分子的排列方向由施加在公共电极和像素电极之间的电场决定。因此，液晶分子作为一个具有根据所加电场的极性而变化的光学特性的光学调制元件。
当制造液晶板时，预先制造第一基板(即，下基板或阵列基板)和第二基板(即，上基板或滤色器基板)，然后把二者相互对准并粘结在一起。随后，把液晶材料置于第一和第二基板之间。然后，粘合的基板被分为多个液晶单元。
第一基板的制造工艺包括许多用来形成绝缘层、半导体层和导电层的薄膜淀积工艺，以及许多用来形成需要的层图形的蚀刻和/或构图工艺，从而形成多个薄膜晶体管、像素和其它层元件。在制造第一基板时，每个都包括多个薄膜晶体管和阵列元件的多个阵列单元形成在一个大基板上，以减少制造工艺步骤。以这种方式，每个对应于每个阵列单元的多个滤色器单元形成在一个用作液晶显示板的第二基板的大基板上。分别具有多个阵列单元和滤色器单元的这两个大基板被彼此粘结，之间插入液晶层，从而形成液晶显示板。随后，把粘结的液晶板切割并划分为多个液晶单元。
在粘结两个大基板之前，第一大基板(阵列基板)由一个阵列测试系统进行测试，以分析该大阵列基板是否存在任何缺陷。第一大基板通常称作阵列测试基板，是因为该基板有许多具有多个测试焊盘和测试线的用于阵列测试的阵列单元。
图1是根据相关技术的具有多个阵列单元的阵列测试基板的平面图。图2是图1的阵列单元及其相邻的阵列单元的放大的平面图。
如上所述，用于阵列测试的阵列基板包括多个阵列单元10。每个阵列单元10具有划分的显示区20、非显示区30和焊盘区40。显示区20包括多个每个具有薄膜晶体管T的像素P，以显示图像。非显示区30布置在显示区20的周围。紧邻非显示区30的下侧和左侧布置焊盘区40。
如图2所示，在显示区20中，多个选通线(gate line)22和多个数据线26分别按列和行方向布置在基板上。选通线22与数据线26垂直交叉，从而以矩阵的形式限定像素P。对应于每个像素P布置像素电极59，薄膜晶体管T布置在靠近选通线和数据线22和26的交叉点的像素P的角上。每个薄膜晶体管T包括从选通线22伸出的栅电极(未示出)、从数据线26伸出的源电极(未示出)以及连接像素电极59的漏电极(未示出)。
非显示区30是放置密封图形以将滤色器基板粘结到阵列基板的区域。因为非显示区30不包括任何像素P，所以当阵列单元10用在液晶显示板中时非显示区30将不能显示图像。
多个选通焊盘24和多个数据焊盘28设置在焊盘区40中。多个选通焊盘24分别与多个选通线22相连，并设置在焊盘区40的下部。以同样的方式，多个数据焊盘28分别与多个数据线26相连，并设置在焊盘区40的左侧。由此，焊盘区40分为放置选通焊盘24的选通焊盘区42和放置数据焊盘28的数据焊盘区44。选通焊盘24和数据焊盘28作为将选通线22和数据线26电连接到外部驱动电路的连接端。
仍然参考图1和2，阵列基板包括多个阵列单元10和分别对应于每个阵列单元10的多个测试焊盘50。阵列基板还包括分别把测试焊盘50连接到相应阵列单元10的测试线60。测试焊盘50作为在阵列测试期间从阵列测试装置接收信号的输入端。
在图1中，测试焊盘50通常设置在大阵列基板周围的上部外围和下部外围。测试线60将测试焊盘50连接到相应阵列单元10的选通焊盘24和数据焊盘28上，从而测试线60在测试焊盘50和阵列单元10之间具有一对一的连接。每个测试焊盘50包括至少一个与阵列单元10的选通焊盘24相连的选通测试焊盘52，以及至少一个与数据焊盘28相连的数据测试焊盘54。以这种方式，测试线60被分为将多个选通焊盘24连接到选通测试焊盘52的选通测试线62和将多个数据焊盘28连接到数据测试焊盘54的数据测试线64。这些测试焊盘50和测试线60可以在同一个工艺步骤中与选通线22和/或数据线26一起形成。
阵列测试装置通过将第一和第二电压分别施加到选通测试焊盘52和数据测试焊盘54来检查上述阵列基板。由此，当像素电极59在像素P中产生电场并且电场被转换为光信号时，阵列测试装置感测并分析光信号，并确定每个像素P是否有缺陷以及选通线22和数据线26是否开路或断开。在用阵列测试装置测试阵列基板时，通过选通测试焊盘52施加到选通线22的第一电压成为使薄膜晶体管T导通或关断的ON/OFF电压。通过数据测试焊盘54施加到数据线26的第二电压成为决定液晶分子旋转度的标准电压。
同时，在阵列测试之后，沿图2所示的切割线S-S’将阵列基板切割并分为阵列单元10。这时，通过沿着图2的线S-S’的切割还将测试焊盘50和测试线60去掉。实际上，测试焊盘50和测试线60只用于阵列测试，没有其它作用。因此，必须去掉这些测试焊盘50和测试线60。即，当划线工艺(scribing process)将大阵列基板切割为用来制造液晶显示板的各阵列单元10时，从阵列单元10切掉了测试焊盘50和测试线60。
为了划线和切割阵列基板并划分为多个阵列单元10，多个阵列单元10彼此间隔开，并将相应的测试线60放在两个阵列单元10之间的空间。即，阵列单元10按上下和左右方向设置在大阵列基板上，测试线60设置在排成行的阵列单元10之间的空间L1中。空间L1可以称作用于放置测试线60的测试线区。此外，如图2所示，选通焊盘区42通常设置在每个阵列单元10的下部，数据焊盘区44设置在每个阵列单元10的左侧。
图2示出了形成单个阵列单元10的划线工艺。这里，第一切割线S1-S1’对应于焊盘区40的左外侧线，第二切割线S2-S2’对应于非显示区30的右外侧线，第三切割线S3-S3’对应于非显示区30的上外侧线，第四切割线S4-S4’对应于焊盘区40的下外侧线。由此，因为沿线S-S’切割阵列基板，所以从阵列单元10中去掉了测试焊盘50和测试线60。
但是，与图2的阵列基板类似的设计具有一些缺点。由于空间L1在水平布置的阵列单元10之间，并且在这些空间L1中放置仅用于阵列测试的测试线60，所以各个阵列单元10由空间L1间隔开。即，没有有效地组织在阵列基板上的阵列单元10。
发明内容
因此，本发明涉及用于LCD装置的阵列基本，其能够基本消除由于相关技术的限制或缺点所带来的一个或多个问题。
本发明的一个目的是提供使空间利用率最大的阵列基板。
本发明的另一个目的是提供具有改进空间效率的阵列基板。
本发明的其它特性和优点将在随后的介绍中阐述，并且一部分将通过介绍而变得显而易见，或通过实施本发明而体会到。本发明的目的和优点将通过在所写的说明书和权利要求书以及附图中所特别指出的结构来实现和得到。
如所实施和广义描述的，为了实现这些和其它优点并根据本发明的目的，一种用于液晶显示装置的具有阵列测试系统的基板包括多个阵列单元，每个阵列单元包括显示区、围绕显示区的非显示区以及邻近非显示区的第一侧和第二侧设置的焊盘区；多个测试焊盘，设置在多个阵列单元的外侧；以及多个测试线，分别把相应的一个阵列单元与相应的一个测试焊盘连接，每个测试线部分地穿过与对应的一个阵列单元相邻的阵列单元的非显示区。
在另一方面，一种液晶显示装置的制造方法包括以下步骤在阵列基板上形成多个阵列单元，每个阵列单元包括显示区，围绕显示区的非显示区以及邻近非显示区的第一侧和第二侧设置的焊盘区；在阵列基板上形成多个测试焊盘，每个测试焊盘设置在多个阵列单元的外侧；在阵列基板上形成多个测试线，每个测试线分别将相应的一个阵列单元与相应的一个测试焊盘连接，每个测试线部分地穿过与对应的一个阵列单元相邻的阵列单元的非显示区；用测试焊盘和测试线测试阵列基板；以及将阵列基板分为单个的阵列单元。
应当理解，上述概括介绍以及随后的详细介绍都是示例性的和说明性的，是为了为本发明提供更进一步的说明。
为了对本发明有更进一步的理解而包括的并引入以构成本说明书的一部分的附图示出了本发明的实施例，并与说明书一起说明本发明的原理。在附图中图1示出了根据相关技术的具有多个阵列单元的阵列测试基板的平面图；图2是图1的阵列单元及其相邻的阵列单元的放大的平面图；图3示出了根据本发明的具有多个阵列单元的阵列测试基板的平面图；以及图4是图3的阵列单元及其相邻的阵列单元的放大的平面图。
具体实施例方式
现在详细介绍本发明的优选实施例，在附图中示出了其例子。
图3示出了根据本发明的具有多个阵列单元的阵列测试基板的平面图，图4示出了根据本发明的第一阵列单元以及与其相邻的第二和第三阵列单元的放大的平面图。在图4中，每个项目或部分的参考符号中的字母表示其所关联的阵列单元。例如，图4示出了第一阵列单元A100，第二阵列单元B100和第三阵列单元C100。如果可能，在所有的附图中用相同的参考数字表示相同的或类似的部分。
如图3和4所示，根据本发明的用于LCD中的基板包括多个阵列单元100、分别对应于各阵列单元100的多个测试焊盘150、将阵列单元100和相应的测试焊盘150一对一连接的多个测试线160。在下面的说明中，可以使用一个IPT-MPS(In Process Test Multi Pattern Search)测试系统。但是，根据本发明当然也可以使用其它阵列测试系统。每个阵列单元100包括在中央部分的显示区120、围绕显示区120的非显示区130以及紧邻非显示区130的下部和左侧设置的焊盘区140。
显示区120包括分别按列和行方向的多个选通线122和多个数据线126。选通线122与数据线126垂直交叉，从而以矩阵的形式限定多个像素P。每个像素P具有薄膜晶体管T和相应的像素电极159。薄膜晶体管T布置在靠近选通线和数据线122和126的交叉点的像素P的角上。每个薄膜晶体管T包括从选通线122伸出的栅电极(未示出)、从数据线126伸出的源电极(未示出)以及连接像素电极159的漏电极(未示出)。薄膜晶体管T由通过选通线122施加的第一电压导通和关断，并作为从数据线126向像素电极159传送第二电压的开关元件。
非显示区130是设置密封图形以将滤色器基板粘结到阵列基板的区域。因为非显示区130不包括任何像素P，所以当阵列单元100用在液晶显示板中时非显示区130将不能显示图像。
如上所述，焊盘区140紧邻非显示区130的下部和左侧，多个选通焊盘124和多个数据焊盘128设置在焊盘区40中。多个选通焊盘124分别与多个选通线122相连，并设置在焊盘区140的下部。以同样的方式，多个数据焊盘128分别与多个数据线126相连，并设置在焊盘区140的左部。由此，焊盘区140分为设置选通焊盘124的选通焊盘区142和设置数据焊盘128的数据焊盘区144。选通焊盘124和数据焊盘128作为将选通线122和数据线126电连接到外部驱动电路的连接端。第一电压被加到选通焊盘124，然后传递到选通线122。此外，第二电压被加到数据焊盘128，然后传递到数据线126。
仍然参考图3和4，根据本发明的基板包括多个阵列单元100、多个测试焊盘150和多个测试线160。每个测试焊盘150对应于每个阵列单元100，每个测试线160将每个测试焊盘150连接到相应的阵列单元100。测试焊盘150作为在阵列测试期间从阵列测试装置接收信号的输入端。如图3所示，测试焊盘150通常设置在基板外围的上部和下部。
在图4中，每个测试焊盘150包括至少一个与阵列单元100的选通焊盘124相连的选通测试焊盘152，以及至少一个与数据焊盘128相连的数据测试焊盘154。测试线160将测试焊盘150连接到阵列单元100的选通焊盘124和数据焊盘128上，从而测试线160在测试焊盘150和相应阵列单元100之间具有一对一的连接。测试线160分为将多个选通焊盘124连接到选通测试焊盘152的选通测试线162和将多个数据焊盘128连接到数据测试焊盘154的数据测试线164。这些测试焊盘150和测试线160可以在同一个工艺步骤中与选通线122和/或数据线126一起形成。
与图1和2所示的相关技术相比，根据本发明水平相邻的阵列单元100之间没有间隔(图2的L1)。第一阵列单元A100与相邻的阵列单元B100和C100相连。因此，对应于第一阵列单元A100的数据测试线A164设置在相邻的第二阵列单元B100的非显示区B130的右部。此外，如图4所示，对应于第三阵列单元C100的数据测试线C164设置在相邻的第一阵列单元A100的非显示区A130的右部。
阵列测试装置通过将第一电压加到选通测试焊盘152来检查上述发明的基板。因而，第一电压通过选通测试线162传递到选通焊盘124和选通线122。此外，阵列测试装置将第二电压加到数据测试焊盘154，以检查上述发明的基板，由此，第二电压通过数据测试线164传递到数据焊盘128和数据线126。当薄膜晶体管T由所加的第一电压导通和关断时，所加的第二电压被加到像素P的像素电极159上。这时，当像素电极159在像素P中产生电场并且电场转换为光信号时，阵列测试装置感测并分析光信号，并确定每个像素P是否有缺陷以及选通线122和数据线126是否开路或断开。
同时，本发明的基板具有与图1和2中所示的相关技术相似的基本元件，但是与本发明的区别至少在于测试线160和阵列单元100的位置与相关技术不同。根据本发明的阵列基板，把阵列单元100和相应的测试焊盘150连接的测试线160设置在相邻阵列单元的非显示区130中。这是通过最小化在阵列单元100之间的测试线160所占用的空间来增加空间利用率。因此，阵列单元100可以互相紧密地排列。即，测试线160通过相邻阵列单元100的非显示区130并把相应的阵列单元100和相应的测试焊盘150连接。
下面将参考图4提供关于本发明的阵列基板的更详细的说明。
如图4所示，第一阵列单元A100设置在中间，第二和第三阵列单元B100和C100分别设置在第一阵列单元A100的左右两侧。如上所述，加在数字中的字母A表示第一阵列单元A100的基本元件，字母B表示第二阵列单元B100的基本元件，字母C表示第三阵列单元C100的基本元件。
在图4中，第一阵列单元A100的数据焊盘区A144与第二阵列单元B100的非显示区B130的右部毗连，第一阵列单元A100的非显示区A130的右部与第三阵列单元C100的数据焊盘区C144毗连。对应于第一阵列单元A100的测试焊盘A150与在第一阵列单元A100的下部外侧的选通焊盘区A142间隔开。
在第一阵列单元A100中，选通测试线162容易地和直接地将选通焊盘A124连接到选通测试焊盘A152。在另一侧，将数据焊盘A128连接到数据测试焊盘A154的数据测试线A164绕过第一阵列单元A100的数据焊盘区A144，并穿过第二阵列单元B100的非显示区B130的右部。即，对应于第一阵列单元A100的数据测试线A164通过采取穿过相邻的阵列单元B100的非显示区B130的迂回路径将数据焊盘A128连接到数据测试焊盘A154。此外，对于第三阵列单元C100以及其它阵列单元，也可以采用上述方式。对应于第三阵列单元C100的数据测试线C164穿过第一阵列单元A100的非显示区A130的右部，并将第三阵列单元C100的数据焊盘C128连接到对应的数据测试焊盘(未示出)。
因此，当测试线164将阵列单元100连接到相应的测试焊盘150时，使用相邻的非显示区130的一部分，由此本发明的阵列基板不需要用于测试线164的额外的单独的空间，这与相关技术不同。
对于这一点，虽然测试线164穿过非显示区130，但是采用该阵列单元100的成品液晶显示板可以正常地工作。即，把阵列基板沿切割线S-S’切割以分为单个的阵列单元100，从而测试线160在电气上被切断。此外，在切割工艺中，测试焊盘156也被从阵列单元100上切掉。
在图4中，第一切割线S1-S1’对应于非显示区130与相邻阵列单元100的数据焊盘区144之间的边界。第二切割线S2-S2’对应于非显示区130的上外侧线，第三切割线S3-S3’对应于选通焊盘区142的下外侧线。当沿切割线S-S’将阵列基板分为多个阵列单元100时，每个单个的阵列单元100包括相邻的阵列单元的测试线。但是，因为相邻的阵列单元的测试线在电气上与其它的元件断开，所以采用该阵列单元的液晶显示板具有正确的操作，没有受到断开的测试线的影响。例如，虽然第一阵列单元A100具有例如第三阵列单元C100的测试线C164，但是具有第一阵列单元A100的液晶显示板工作正常。
同时，虽然以数据焊盘区144位于阵列单元100的左部而选通焊盘区142位于阵列单元100的下部说明了本发明，但是选通焊盘区142和数据焊盘区144的位置可以交换。
根据本发明上面提到的，因为穿过相邻阵列单元的非显示区的测试线将相应的阵列单元连接到相应的测试焊盘，所以在阵列单元之间不需要额外的空间。因此，可以有效的提高阵列基板的空间利用率。
应当理解，本领域的技术人员可以对本发明的阵列基板作出各种改进和变型而不脱离本发明的精神或范围。因此，本发明应该覆盖落入本发明附带的权利要求书及其等价物的范围内的改进和变型。
权利要求
1.一种用于液晶显示装置的具有阵列测试系统的基板，包括多个阵列单元，每个阵列单元包括显示区、围绕显示区的非显示区以及邻近非显示区的第一侧和第二侧设置的焊盘区；多个测试焊盘，设置在多个阵列单元的外侧；以及多个测试线，分别把相应的一个阵列单元与相应的一个测试焊盘连接，每个测试线部分地穿过与对应的一个阵列单元相邻的阵列单元的非显示区。
2.根据权利要求1的基板，还包括在显示区中分别按列和行方向排列的多个选通线和多个数据线；在显示区中设置的多个像素，这些像素由交叉的多个选通线和多个数据线限定；设置在选通焊盘区中的多个选通焊盘，每个选通焊盘分别连接多个选通线中相应的一个选通线；以及设置在数据焊盘区中的多个数据焊盘，每个数据焊盘分别连接多个数据线中相应的一个数据线，其中每个焊盘区包括设置在相应的非显示区的第一侧的相应的选通焊盘区和设置在相应的非显示区的第二侧的相应的数据焊盘区，其中每个测试焊盘包括至少一个选通测试焊盘和至少一个数据测试焊盘，以及其中每个测试线包括至少一个将多个选通焊盘连接到选通测试焊盘的选通测试线和至少一个将多个数据焊盘连接到数据测试焊盘的数据测试线。
3.根据权利要求2的基板，其中每个阵列单元的选通测试线穿过相邻阵列单元的非显示区的一部分，以将多个选通焊盘连接到相应阵列单元的选通测试焊盘。
4.根据权利要求2的基板，其中数据测试线穿过相邻阵列单元的非显示区的一部分，以将多个数据焊盘连接到相应阵列单元的数据测试焊盘。
5.根据权利要求1的基板，其中多个阵列单元在行方向上彼此相邻，并且多个测试焊盘被设置在基板外围的上部和下部中的至少一个中。
6.根据权利要求5的基板，其中每个阵列单元的焊盘区包括与相邻的一个阵列单元的非显示区相邻的区。
7.一种液晶显示装置的制造方法，包括以下步骤在阵列基板上形成多个阵列单元，每个阵列单元包括显示区，围绕显示区的非显示区以及邻近非显示区的第一侧和第二侧设置的焊盘区；在阵列基板上形成多个测试焊盘，每个测试焊盘设置在多个阵列单元的外侧；在阵列基板上形成多个测试线，每个测试线分别将相应的一个阵列单元与相应的一个测试焊盘相连接，每个测试线部分地穿过与相应的一个阵列单元相邻的阵列单元的非显示区；用测试焊盘和测试线测试阵列基板；将阵列基板分割为单个的阵列单元。
8.根据权利要求7的方法，其中分割步骤包括沿去掉测试焊盘和断开测试线的第一、第二和第三切割线分割多个阵列单元。
9.根据权利要求8的方法，其中第一、第二和第三切割线中的一个切割线将多个阵列单元中的一对相邻阵列单元的非显示区与焊盘区分开。
10.根据权利要求9的方法，其中相对于多个阵列单元中的该对相邻阵列单元，第一、第二和第三切割线中的另外两个切割线对应于非显示区的上下外侧线。
11.根据权利要求7的方法，其中每个焊盘区包括设置在相应的非显示区的第一侧的相应的选通焊盘区和设置在相应的非显示区的第二侧的相应的数据焊盘区，其中每个测试焊盘包括至少一个选通测试焊盘和至少一个数据测试焊盘，以及其中每个测试线包括至少一个将多个选通焊盘连接到选通测试焊盘的选通测试线和至少一个将多个数据焊盘连接到数据测试焊盘的数据测试线。
12.根据权利要求11的方法，其中每个阵列单元的选通测试线穿过相邻阵列单元的非显示区的一部分，以将多个选通焊盘连接到相应阵列单元的选通测试焊盘。
13.根据权利要求11的方法，其中数据测试线穿过相邻阵列单元的非显示区的一部分，以将多个数据焊盘连接到相应阵列单元的数据测试焊盘。
14.根据权利要求7的方法，其中多个阵列单元在行方向上彼此相邻，并且多个测试焊盘设置在基板外围的上部和下部中的至少一个中。
15.根据权利要求14的方法，其中每个阵列单元的焊盘区包括与相邻的一个阵列单元的非显示区相邻的区。
16.根据权利要求7的方法，还包括以下步骤在显示区中分别按列和行方向形成多个选通线和多个数据线；在显示区中形成多个像素，这些像素由交叉的多个选通线和多个数据线限定；在选通焊盘区中形成多个选通焊盘，每个选通焊盘分别连接多个选通线中相应的一个选通线；以及在数据焊盘区中形成多个数据焊盘，每个数据焊盘分别连接多个数据线中相应的一个数据线。
17.根据权利要求7的方法，进一步包括以下步骤在分割步骤之前，把中间设置有液晶材料的阵列基板与滤色器基板组装在一起。
18.根据权利要求7的方法，其中测试步骤包括使用阵列测试器的步骤。
全文摘要
一种用于液晶显示装置的具有阵列测试系统的基板。该基板包括多个阵列单元，每个阵列单元包含显示区，围绕显示区的非显示区，以及邻近非显示区的第一侧和第二侧设置的焊盘区。该基板还包括设置在多个阵列单元外侧的多个测试焊盘，以及分别把相应的一个阵列单元与相应的一个测试焊盘连接的多个测试线。这里，每个测试线部分地穿过与相应的一个阵列单元相邻的阵列单元的非显示区。
文档编号G02F1/1362GK1514275SQ03123700
公开日2004年7月21日 申请日期2003年5月14日 优先权日2002年12月31日
发明者李树雄, 李昌勋 申请人:Lg.飞利浦Lcd有限公司