一种阵列基板及其制备方法、显示装置制造方法
【专利摘要】本发明提供一种阵列基板及其制备方法、显示装置，属于液晶显示【技术领域】，其可解决现有的阵列基板的开口率低的问题。本发明的阵列基板，包括：设置在设有薄膜晶体管的基底上的滤光层，覆盖所述滤光层的平坦化层，设于所述平坦化层上方的像素电极，以及与薄膜晶体管漏极连接并延伸至滤光层上方的第三电极层；在滤光层上方的第三电极层的上方设有贯穿平坦化层的接触过孔，且像素电极通过该接触过孔与第三电极层连接。
【专利说明】一种阵列基板及其制备方法、显示装置【技术领域】
[0001]本发明属于液晶显示【技术领域】，具体涉及一种阵列基板及其制备方法、显示装置。【背景技术】
[0002]随着平板显示器件薄膜工艺(thin film transistor)技术和工艺的进步,液晶面板日益向高分辨高画质方面发展。图1是滤光层(包括彩色滤光片107和黑矩阵106)位于阵列基板的结构(C0A ；Color filter on Array),即COA阵列基板，由于没有对盒产生漏光的问题，从而可以有效减少黑矩阵106宽度，从而提高了像素开口率，进而提高面板透过率。COA技术与主要靠液晶分子面内旋转的超级多维场开关液晶显示技术相结合，可以有效防止倾斜方向漏光，避免混色现象发生；因此该技术成为高分辨率产品中有竞 争力的技术之一。
[0003]如图1所示，通常COA阵列基板的基本结构是在基底101上形成包括薄膜晶体管的图形，其中薄膜晶体管为顶栅型或底栅型的均可，其中以底栅型薄膜晶体管为例，其包括:栅极102，覆盖栅极102的栅极绝缘层103，设于栅极绝缘层103上方的有源区104，以及源、漏极105，且源、漏极105与有源区104连接。在形成有薄膜晶体管的基底101上制备滤光层107 ;在滤光层上制备平坦化层108，用来消除段差；再依次制备第一电极层(公共电极)110、钝化层111 (PVX)、第二电极层(像素电极)112，其中像素电极层通过贯穿钝化层
111、第一电极层(公共电极)110、平坦化层108以及滤光层的接触过孔109与薄膜晶体管的漏极105连接。然而由于接触过孔109处，液晶排列会出现不规则现象并导致漏光现象发生，故需要在下面加长漏极105部分的长度，以避免漏光的发生；但是漏极105长度增加将导致开口率减小，增加产品功耗；而且由于接触过孔109比较深，其顶端开口较大，所以对COA阵列基板的开口率的影响加大。再言之接触过孔109比较深，也很可能引起断线现象，导致像素电极与漏极断路，无法进行像素充电。
【发明内容】
[0004]本发明所要解决的技术问题包括，针对现有的阵列基板存在的上述不足，提供一种开口率提高的阵列基板及其制备方法、显示装置。
[0005]解决本发明技术问题所采用的技术方案是一种阵列基板，其包括:设置在设有薄膜晶体管的基底上的滤光层，覆盖所述滤光层的平坦化层，设于所述平坦化层上方的像素电极，所述阵列基板还包括与薄膜晶体管漏极连接并延伸至滤光层上方的第三电极层；在滤光层上的第三电极层上方设有贯穿平坦化层的接触过孔，且像素电极通过该接触过孔与第三电极层连接。
[0006]本发明的阵列基板的漏极是通过一条与其连接并延伸至滤光层的第三电极层与像素电极电连接，且其中滤光层上的第三电极层上方设有贯穿平坦化层的接触过孔，像素电极通过该接触过孔与第三电极层连接，该接触过孔明显比现有的用于漏极与像素电极连接的接触过孔的开口小，且无需延长漏极，故其开口率明显提高。[0007]优选的是，所述滤光层包括彩色滤光片，所述第三电极层延伸至所述彩色滤光片上方，所述像素电极位于所述彩色滤光片上方。
[0008]优选的是，所述滤光层包括黑矩阵，所述第三电极层延伸至所述黑矩阵上方，所述黑矩阵至少位于所述薄膜晶体管上方。
[0009]优选的是，所述像素电极设在平坦化层上，所述像素电极上方还依次设有钝化层和公共电极，
[0010]或
[0011 ] 公共电极设在所述平坦化层上，所述公共电极上方还依次设有钝化层和像素电极。
[0012]进一步优选的是，所述像素电极与公共电极的材料均为氧化铟锡。
[0013]解决本发明技术问题所采用的技术方案是一种上述阵列基板的制备方法，其包括如下步骤:在形成有薄膜晶体管的基底上，通过构图工艺形成包括滤光层的图形；
[0014]在完成上述的步骤的基底上，通过构图工艺形成与薄膜晶体管漏极连接并延伸至滤光层上方的第三电极层；
[0015]在完成上述步骤的基底上，形成平坦化层，并在滤光层上的第三电极层上方形成贯穿平坦化层的接触过孔；
[0016]在完成上述步骤的基底上，形成包括像素电极的图形，且所述像素电极通过贯穿平坦化层的接触过孔与第三电极层连接。
[0017]优选的是，所述滤光层包括彩色滤光片，所述第三电极层与漏极连接并延伸至彩色滤光片上方。
[0018]优选的是，所述滤光层包括黑矩阵，所述第三电极层与漏极连接并延伸至黑矩阵上方。
[0019]优选的是，所述制备方法还包括:
[0020]在像素电极上方形成钝化层和公共电极的图形的步骤；
[0021]或
[0022]在所述平坦化层上形成包括公共电极的图形，以及在所述公共电极上方形成钝化层的图形的步骤，所述像素电极设置在所述钝化层上。
[0023]本发明的阵列基板的制备方法简单、容易实现。
[0024]解决本发明技术问题所采用的技术方案是一种显示装置，其包括上述阵列基板。
[0025]由于本发明的显示装置包括上述阵列基板，故其开口率提高。
【专利附图】
【附图说明】
[0026]图1为现有的阵列基板的结构图；
[0027]图2为本发明的实施例1、2的阵列基板的一种结构图；
[0028]图3为本发明的实施例1、2的阵列基板的另一种结构图；以及，
[0029]图4为本实施例1、3的阵列基板的再一种结构图。
[0030]其中附图标记为:101、基底；102、栅极；103、栅极绝缘层；104、有源区；105、源极/漏极；106、黑矩阵；107、彩色滤光片108、平坦化层；109、接触过孔；110、第一电极层；111、钝化层；112、第二电极层；113、第三电极层。【具体实施方式】
[0031]为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和【具体实施方式】对本发明作进一步详细描述。
[0032]实施例1:
[0033]结合图2、3、4所示，本实施例提供一种阵列基板，其包括，设置在基底101上的薄膜晶体管，需要说明的是，该薄膜晶体管为顶栅型或底栅型的均可，以底栅型薄膜晶体管为例，该薄膜晶体管具体包括，栅极102，覆盖栅极102的栅极绝缘层103，设于栅极绝缘层103上方的有源区104，以及与有源区104连接的源漏极105。该阵列基板还包括设于设有薄膜晶体管的基底101上的滤光层(其包括彩色滤光片和黑矩阵)，覆盖所述滤光层的平坦化层108，设于所述平坦化层108上方的像素电极，以及阵列基板还包括与薄膜晶体管漏极105连接并延伸至部分的滤光层上方的第三电极层113。其中，在滤光层上的第三电极层113上方设有贯穿平坦化层108的接触过孔109，且像素电极通过该接触过孔109与第三电极层113连接，进而与薄膜晶体管的漏极105连接。
[0034]本实施例的阵列基板上的薄膜晶体管的漏极105通过一延伸至滤光片上的第三电极层113与像素电极连接，漏极105的长度不用延长，所以不会影响阵列基板的开口率。特别是，由于该第三电极层113延伸至部分滤光层上方，所以只需在形成贯穿在滤光片上的第三电极层113上方的平坦化层108的接触过孔109，该接触过孔109的深度比现有的浅，开口宽度比现有的窄，所以本实施例提供的阵列基板相对于现有的阵列基板的开口率明显提闻。
[0035]如图2?4所示，第二电极层112设于第一电极层110上方且通过钝化层111隔开。第一电极层110和第二电极层112之中通过第三电极层113与薄膜晶体管漏极105连接的电极为像素电极，另一电极为公共电极。下面具体说明。
[0036]如图2所示，作为本实施例的一种情况，优选将上述第三电极层113延伸至部分彩色滤光片107 (例如红色滤光片、绿色滤光片、蓝色滤光片)的上方,阵列基板的第一电极层110位于彩色滤光片107上方。也就是说在彩色滤光片107上的第三电极层113上方形成贯穿平坦化层108的接触过孔109，使得第三电极层113与第一电极层110连接。此时，薄膜晶体管的漏极105不用延长，而且贯穿平坦化层108的接触过孔109的开口的宽度要比如图1所示现有的阵列基板的接触过孔的开口的宽度窄的多，很容易开出本实施例的阵列基板的开口率明显提闻。
[0037]当然也可以如图3所示，优选将上述第三电极层113延伸至部分黑矩阵106的上方，黑矩阵106覆盖薄膜晶体管上方(该黑矩阵106是用于避免薄膜晶体管所在区域漏光的)。也就是说在黑矩阵106上的第三电极层113上方形成贯穿平坦化层108的接触过孔109，使得第三电极层113与第一电极层110连接。由于黑矩阵106设于薄膜晶体管上方，此时接触过孔109在黑矩阵106的上方，而且该接触过孔109的宽度明显比如图1所示的现有的阵列基板的接触过孔的宽度窄，所示本实施例的阵列基板的开口率明显提高。
[0038]需要说明的是，在上述如图2、3所示的阵列基板中，第一电极层110为像素电极，所述像素电极设在平坦化层108上，在其上方还依次设有钝化层111和第二电极层112，所述第二电极层112为公共电极，所述像素电极(第一电极层110)通过接触过孔109与薄膜晶体管的漏极105相连。
[0039]当然，也可以是如图4所示，所述第一电极层110为公共电极，所述第二电极层112为像素电极，所述公共电极设在平坦化层108上，在其上方还依次设有钝化层111和像素电极，所述像素电极通过接触过孔109与薄膜晶体管的漏极105相连。
[0040]其中，所述第一电极层110为板状电极，也可以为条状电极，位于第一电极层110上方的第二电极层112为条状电极，根据电场方向，此时为ADS模式。当然其他模式也是可以的。进一步优选像素电极与公共电极的材料均为氧化铟锡，当然也可以采用其他透明导电材料。
[0041]实施例2
[0042]本实施例提供一种阵列基板的制备方法，其包括如下步骤:
[0043]步骤一、在基底101上通过构图工艺形成包括薄膜晶体管的图形，其中，薄膜晶体管为顶栅型或底栅型均可。其中，以制备底栅型薄膜晶体管为例，在基底101上通过溅射，曝光，显影，刻蚀，剥离等工艺形成栅电极，在栅极102上方通过等离子体增强化学气相沉积法(PECVD ;Plasma Enhanced Chemical Vapor Deposition)等工艺形成栅极绝缘层 103，在栅极绝缘层103上方通过溅射，曝光，显影，刻蚀，剥离等工艺形成有源区，在有源区之上通过溅射、曝光、显影、刻蚀、剥离等工艺形成源、漏极，源、漏极105与有源区连接。
[0044]其中，所述栅极102的材料可以为钥(Mo)、钥铌合金(MoNb)、铝(Al)、铝钕合金(AINd)、钛(Ti)和铜(Cu)中的一种或它们中多种材料形成的单层或多层复合叠层，优先为Mo、Al或含Mo、Al的合金组成的单层或多层复合膜；厚度为IOOnm?500nm。
[0045]在本实施例中，所述栅极绝缘层103的材料可以为硅的氧化物(SiOx)、硅的氮化物(SiNx)、铪的氧化物(HfOx)、硅的氮氧化物(SiON)、铝的氧化物(AlOx)等中的一种或它们中两种材料组成的多层复合膜。其厚度控制在100?600nm之内，可依照实际情况做调難
iF.0
[0046]所述有源区104材料可以是包含In (铟)、Ga (镓)、Zn (锌)、0 (氧)、Sn (锡)等元素的薄膜通过溅射形成，其中薄膜中必须包含氧元素和其他两种或两种以上的元素，如氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化铟锡(InSnO)、氧化铟镓锡(InGaSnO)等。氧化物半导体有源层的材料优选IGZO和IZ0，厚度控制在10?IOOnm之内较佳。
[0047]所述源漏极105的材料可以是钥(Mo)、钥铌合金(MoNb)、铝(Al)、铝钕合金(AINd)、钛(Ti)和铜(Cu)中的一种或多种材料形成的单层或多层复合叠层，优先为Mo、Al或含Mo、Al的合金组成的单层或多层复合膜。
[0048]步骤二、在完成上述步骤的基底101上，通过构图工艺形成包括滤光层的图形。其中，滤光层包括彩色滤光片107和黑矩阵106。具体地说，在形成有薄膜晶体管的基底101上通过涂覆，曝光，显影，烘烤等工艺形成黑矩阵106 (BM ;BLACK MATRIX),在黑矩阵106上方通过涂覆，曝光，显影，烘烤等工艺分别形成彩色滤光片107，也就是例如红、绿、蓝(RGB)子像素的彩色滤光片107。其中黑矩阵106和彩色滤光片107是间隔设置的。
[0049]步骤三、在完成上述步骤的基底101上，通过溅射，曝光，显影，刻蚀，剥离等工艺形成与薄膜晶体管漏极105连接并延伸至滤光层上方的第三电极层113。此时，该第三电极层113优选延伸至彩色滤光片107上方，也可以优选延伸至黑矩阵106上方。第三电极层113的材料采用导电材料，一般为金属材料，例如铜、铝、银等。[0050]步骤四、在完成上述步骤的基底101上，形成平坦化层108，用于消除不同颜色的彩色滤光片107以及黑矩阵106之间存在的段差。其中，平坦化层108的材料一般为二氧化硅、氮化硅、氧化铝材料等。
[0051]步骤五、在完成上述步骤的基底101上，在滤光层上方的第三电极层113上方形成贯穿平坦化层108的接触过孔109。如果第三电极层113延伸至彩色滤光片107上方就相应的在彩色滤光片107上方的第三电极层113上方形成贯穿平坦化层108的接触过孔109 ；如果第三电极层113延伸至黑矩阵106上方就相应的在黑矩阵106上方的第三电极层113上方形成贯穿平坦化层108的接触过孔109。
[0052]步骤六、在完成上述步骤的基底101上，通过构图工艺形成包括像素电极的图形，且像素电极通过接触过孔109与第三电极层113连接。其中像素电极的材料优选为氧化铟锡，当然其他透明导电材料也是可以的。
[0053]步骤七、在完成上述步骤的基底101上，形成钝化层111。其中，钝化层111的材料
一般为二氧化硅、氮化硅、氧化铝材料等。
[0054]步骤八、在完成上述步骤的基底101上，通过构图工艺形成包括公共电极的图形。其中公共电极的材料优选为氧化铟锡，当然其他透明导电材料也是可以的，得到如图2或图3所示的阵列基板。
[0055]需要说明的是，上述像素电极为图2、3中所示的第一电极层110，公共电极为第二电极层112。
[0056]采用本实施例提供的方法制备的阵列基板上的薄膜晶体管的漏极105通过一延伸至滤光片上的第三电极层113与像素电极110电连接，漏极105部分长度不用延长，所以不会影响阵列基板的开口率。特别是，由于该第三电极层113延伸至滤光片上方，所以只需在形成贯穿滤光片上的第三电极层113上方的平坦化层108的接触过孔109，该接触过孔109明显深度比现有的浅，开口宽度比现有的窄，所以本实施例提供的阵列基板相对于现有的阵列基板的开口率明显提闻。
[0057]本领域技术人员可以理解的是，在制备完成阵列基板，将该该阵列基板与对盒基板(彩膜基板)队盒，再通过液晶灌注(滴下)装置，可以形成液晶层。此处不详细说明了。
[0058]实施例3
[0059]本实施例提供一种阵列基板的制备方法，其方法与实施例2相似，区别在于，在基底上依次制备完成薄膜晶体管、滤光层、平坦化层108后，通过构图工艺形成包括公共电极的图形。在形成公共电极后还包括:
[0060]形成钝化层111，并在滤光层上的第三电极层113上方形成贯穿钝化层111和平坦化层108的接触过孔109。如果第三电极层113延伸至彩色滤光片107上方就相应的在彩色滤光片107上方的第三电极层113上方形成贯穿钝化层111和平坦化层108的接触过孔109 ;如果第三电极层113延伸至黑矩阵106上方就相应的在黑矩阵106上方的第三电极层113上方形成贯穿钝化层111和平坦化层108的接触过孔109。
[0061]在完成上述步骤的基底上，通过构图工艺形成包括像素电极的图形，其中通过上述步骤中形成的接触过孔109与第三电极层113连接，也就是如图4所示，此时像素电极为第二电极层112,公共电极为第一电极层110。
[0062]实施例4[0063]本实施例提供一种显示装置，其包括实施例1所述的阵列基板。
[0064]该显示装置可以为:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0065]本实施例的显示装置中具有实施例1中的阵列基板，故其具有更好的开口率，视觉效果更好。
[0066]当然，本实施例的显示装置中还可以包括其他常规结构，如背光源、电源单元、显示驱动单元等。
[0067]可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
【权利要求】
1.一种阵列基板，包括:设置在设有薄膜晶体管的基底上的滤光层，覆盖所述滤光层的平坦化层，设于所述平坦化层上方的像素电极，其特征在于，所述阵列基板还包括与薄膜晶体管漏极连接并延伸至滤光层上方的第三电极层； 在滤光层上的第三电极层上方设有贯穿平坦化层的接触过孔，且像素电极通过该接触过孔与第三电极层连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述滤光层包括彩色滤光片， 所述第三电极层延伸至彩色滤光片上方，所述像素电极位于彩色滤光片上方。
3.根据权利要求1所述的阵列基板，其特征在于，所述滤光层包括黑矩阵， 所述第三电极层延伸至黑矩阵上方，所述黑矩阵至少位于所述薄膜晶体管上方。
4.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括钝化层和公共电极， 所述像素电极设在所述平坦化层上，所述像素电极上方依次设有所述钝化层和所述公共电极， 或 所述公共电极设在所述平坦化层上，所述公共电极上方依次设有所述钝化层和所述像素电极。
5.根据权利要求4所述的阵列基板，其特征在于，所述像素电极与公共电极的材料均为氧化铟锡。
6.一种阵列基板的制备方法，其特征在于，包括如下步骤: 在形成有薄膜晶体管的基底上，通过构图工艺形成包括滤光层的图形； 在完成上述的步骤的基底上，通过构图工艺形成与薄膜晶体管漏极连接并延伸至滤光层上方的第三电极层； 在完成上述步骤的基底上，形成平坦化层，并在滤光层上的第三电极层上方形成贯穿平坦化层的接触过孔； 在完成上述步骤的基底上，形成包括像素电极的图形，且所述像素电极通过贯穿平坦化层的接触过孔与第三电极层连接。
7.根据权利要求6所述的阵列基板的制备方法，其特征在于，所述滤光层包括彩色滤光片， 所述第三电极层与漏极连接并延伸至所述彩色滤光片上方。
8.根据权利要求6所述的阵列基板的制备方法，其特征在于，所述滤光层包括黑矩阵， 所述第三电极层与漏极连接并延伸至所述黑矩阵上方。
9.根据权利要求6所述的阵列基板的制备方法，其特征在于，所述制备方法还包括: 在所述像素电极上方形成钝化层和公共电极层的图形的步骤； 或 在所述平坦化层上形成包括公共电极的图形，以及在所述公共电极上方形成钝化层的图形的步骤，所述像素电极设置在所述钝化层上。
10.一种显示装置，其特征在于，包括权利要求1?5中任意一项所述的阵列基板。
【文档编号】G02F1/1362GK103700669SQ201310706543
【公开日】2014年4月2日 申请日期:2013年12月19日 优先权日:2013年12月19日
【发明者】王强涛, 崔贤植, 方正 申请人:京东方科技集团股份有限公司