像素阵列的制作方法
【专利摘要】本发明提供一种像素阵列，包括多条扫描线、多条数据线、第一有源元件、第二有源元件、第一像素电极以及第二像素电极。第一有源元件与第二有源元件分别与对应的其中一条扫描线以及其中一条数据线电性连接。第一像素电极通过一接触开口与第一有源元件电性连接。第二像素电极通过所述接触开口与第二有源元件电性连接。本发明在相同的工艺能力下可以提供较高的解析度并维持良好的开口率。
【专利说明】像素阵列
【技术领域】
[0001]本发明涉及一种像素阵列，尤其涉及一种用于薄膜晶体管液晶显示器(thin-film-transistor liquid-crystal display, TFT-LCD)面板的像素阵列。
【背景技术】
[0002]近年来随着平面显示技术的成熟，薄膜晶体管液晶显示器基于其低消耗功率、高画质、空间利用效率佳、无辐射、重量轻以及体积小等优点而成为近年来显示器产品的主流。在薄膜晶体管液晶显示器的结构设计中，由于漏极所处的膜层与像素电极之间存在许多介电层(例如绝缘层、平坦层等)，因此通常会在像素阵列中设计接触开口(contacthole)，使漏极与像素电极之间电性导通而让像素信号可顺利地由漏极传至像素电极。
[0003]然而，此TFT-1XD的结构设计会因为工艺机台、工厂工艺能力等因素而影响接触开口的设计原则(design rule),进而影响开口率(aperture ratio)的大小。尤其当工艺能力有限而无法缩小接触开口时，随着产品往高解析度提升，接触开口的配置将影响显示面板的像素结构的开口率。有鉴于此，TFT-1XD结构中的像素阵列设计仍具有改良的空间。
【发明内容】
[0004]本发明提供一种像素阵列，在相同的工艺能力下可以提供较高的解析度并维持良好的开口率。
[0005]本发明提供一种像素阵列包括多条扫描线、多条数据线、第一有源元件、第二有源元件、第一像素电极以及第二像素电极。第一有源元件与第二有源元件分别与对应的其中一条扫描线以及其中一条数据线电性连接。第一像素电极通过一接触开口与第一有源元件电性连接。第二像素电极通过该接触开口与第二有源元件电性连接。
[0006]基于上述，在本发明的像素阵列中，相邻的像素电极通过同一个接触开口与对应的有源元件电性连接。通过这种共用接触开口的电性连接方式，在维持相同工艺能力的前提下，可以设计出具有较高解析度(pixel per inch, PPI)的显示器产品，并可以降低接触开口的面积对像素阵列基板的开口率的影响。
[0007]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
【专利附图】
【附图说明】
[0008]图1A是依照本发明的第一实施例的像素阵列俯视图。
[0009]图1B是图1A的像素阵列的等效电路图。
[0010]图1C是图1A的像素阵列基板沿线段1-1’的局部剖面图。
[0011]图2A是依照本发明的第二实施例的像素阵列俯视图。
[0012]图2B是图2A的像素阵列的等效电路图。
[0013]图2C是图2A的像素阵列基板沿线段1-1’的局部剖面图。[0014]图3A是依照本发明的第三实施例的像素阵列俯视图。
[0015]图3B是图3A的像素阵列的等效电路图。
[0016]图3C是图3A的像素阵列基板沿线段1-1’的局部剖面图。
[0017]图4A是依照本发明的第四实施例的像素阵列俯视图。
[0018]图4B是图4A的像素阵列的等效电路图。
[0019]图4C是图4A的像素阵列基板沿线段1-1’的局部剖面图。
[0020]图5A是依照本发明的第五实施例的像素阵列俯视图。
[0021]图5B是图5A的像素阵列的等效电路图。
[0022]图5C是图5A的像素阵列基板沿线段1-1’的局部剖面图。
[0023]图6A是依照本发明的第六实施例的像素阵列俯视图。
[0024]图6B是图6A的像素阵列的等效电路图。
[0025]图6C是图6A的像素阵列基板沿线段1-1’的局部剖面图。
[0026]图7是依照本发明的第七实施例的像素阵列俯视图。
[0027]其中，附图标记说明如下:
[0028]100,200,300,400,500,600,700:像素阵列基板
[0029]110:基板
[0030]130:绝缘层
[0031]171、172、173、174、175:像素结构
[0032]CH1、CH2、CH3、CH4、CH5:通道层
[0033]Cst:存储电容器
[0034]D1、D2、D3、D4、D5:漏极
[0035]DLUDL2:数据线
[0036]G1、G2、G3、G4、G5:栅极
[0037]PI1、PI2、PI3、PI4、PI5:像素电极
[0038]S1、S2、S3、S4、S5:源极
[0039]SL1、SL2、SL3:扫描线
[0040]ST1、ST2、ST3、ST4:间隙
[0041]T1、T2、T3、T4、T5:有源元件
[0042]W:接触开口
【具体实施方式】
[0043]图1A是依照本发明的第一实施例的像素阵列俯视图。图1B是图1A的像素阵列的等效电路图。图1C是图1A的像素阵列基板沿线段1-1’的局部剖面图。请同时参照图1Α、图1B与图1C，像素阵列基板100包括基板110、多条扫描线SLl与SL2、绝缘层130、多条数据线DLl (为了清楚说明，图中仅绘示一条)、覆盖层150以及多个像素结构171与172。为了清楚说明，图1Α、图1B与图1C中仅绘示出其中两个在Y方向上相邻的像素结构171与172，然本领域普通技术人员应理解像素阵列基板100中实际上包括多个像素结构，且像素结构排列成阵列。
[0044]基板110的材质可以是玻璃、石英或是塑胶，基板110主要是用以承载上述元件。[0045]扫描线SLl与SL2配置于基板110上，而绝缘层130覆盖扫描线SLl与SL2。数据线DLl与DL2配置于绝缘层130上并且数据线DLl与DL2的延伸方向与扫描线SLl与SL2的延伸方向不相同。覆盖层150覆盖数据线DLl以及DL2。
[0046]像素结构171包括有源元件Tl以及与有源元件Tl电性连接的像素电极PI1，同样地，像素结构172包括有源元件T2以及与有源元件T2电性连接的像素电极PI2。有源元件Tl由对应的扫描线SLl驱动并连接于对应的数据线DLl。有源元件T2由对应的扫描线SL2驱动并与有源元件Tl连接于同一条数据线DL1。请参照图1B，像素结构171与172还可包括存储电容器Cstl、Cst2。详细而言，本实施例的有源元件Tl包括栅极G1、通道层CH1、源极SI以及漏极D1。在本实施例中，栅极G1、扫描线SL1、源极SI以及漏极Dl的材料可以是金属，例如铝(Al)、钨(W)、钥(Mo)、钽(Ta)、铬(Cr)等金属或其合金。栅极Gl与扫描线SLl是由同一膜层所形成，源极S1、漏极Dl以及数据线DLl则是由同一膜层所形成，扫描线SLl以及数据线DLl由不同膜层所形成。栅极Gl与扫描线SLl可以在同一道光掩模工艺中制作，同样地，源极S1、漏极Dl以及数据线DLl也可以在同一道光掩模工艺中制作。前述的绝缘层130介于这两个膜层之间。存储电容器Cstl的一端与有源元件Tl电性连接，且另一端电性连接至共用电压Vcom。存储电容器Cst2的一端与有源元件T2电性连接，且另一端电性连接至共用电压Vcom。
[0047]覆盖层150覆盖数据线DLl与DL2以及有源元件Tl与T2，且覆盖层150具有接触开口 W。应注意，在本实施例中，接触开口 W与扫描线SLl以及SL2重叠，然本发明并未限定接触开口 W的大小，接触开口 W也可以不与扫描线SLl以及SL2重叠。本实施例中，绝缘层130与覆盖层150的材料可以是无机材料(例如氧化硅、氮化硅或氮氧化硅)、有机材料或是由包含多种绝缘材料的堆叠层制作而成。
[0048]像素电极PIl位于覆盖层150上并且通过接触开口 W接触漏极Dl，像素电极PI2位于覆盖层150上并且通过接触开口 W接触漏极D2，像素电极PIl、PI2于接触开口 W内未彼此接触。像素电极PI1、PI2的材料可以是透明导电材料，例如是铟锡氧化物、铟锌氧化物或招锌氧化物(aluminum zone oxide, ΑΖ0)。详细而言,将扫描线SLl与SL2配置在相对于像素电极PIl或PI2的同一侧，便可拉近扫描线SLl与SL2在Y方向上的距离，从而使得相邻的像素电极PIl与PI2可通过单一接触开口 W分别与对应的有源元件Tl的漏极Dl以及有源元件T2的漏极D2电性连接。相较于公知的像素阵列结构，本实施例的像素阵列使用较少数量的接触开口 W，进而可提升开口率。
[0049]详细而言，请参照图1C，接触开口 W暴露出有源元件Tl的漏极Dl以及有源元件T2的漏极D2。请再参照图1C，像素电极PII与像素电极PI2分别覆盖接触开口 W的侧表面的一部分。于接触开口 W内，像素电极PIl与像素电极PI2之间具有间隙ST1，且像素电极PIl与像素电极PI2通过间隙STl彼此电性隔离。间隙STl的宽度可为2微米至20微米，较佳为2微米至10微米，且更佳为2微米至8微米。在本实施例中，通过这种共用接触开口 W的电性连接方式，可以使具有本实施例的像素阵列基板100的显示器产品具有较高的解析度(PPI)，并可以降低接触开口 W的面积对像素阵列基板100的开口率的影响。
[0050]图2A是依照本发明的第二实施例的像素阵列俯视图。图2B是图2A的像素阵列的等效电路图。图2C是图2A的像素阵列基板沿线段1-1’的局部剖面图。请同时参照图2A、图2B与图2C，像素阵列基板200与像素阵列基板100实质上相似，因此相同元件以相同符号表示且不再赘述，两者的主要差异如下。在第二实施例中，有源元件T2与有源元件T4是由同一条扫描线SL2驱动，并分别与对应的数据线DLl以及DL2电性连接。换言之，有源元件T4与扫描线SL2以及数据线DL2电性连接，有源元件T4包括栅极G4、源极S4、漏极D4以及通道层CH4，且像素电极PI4与有源元件T4电性连接，且有源元件T4与电容器Cst4电性连接。另外，在本实施例中，接触开口 W与数据线DLl以及DL2重叠，然本发明并未限定接触开口 W的大小。详细而言，将数据线DLl与DL2配置在对应于像素电极PI2或PI4的同一侧，便可拉近数据线DLl与DL2在X方向上的距离，从而使得相邻的像素电极PI2与PI4可通过相同的接触开口 W分别与对应的有源元件T2的漏极D2以及有源元件T4的漏极D4电性连接。
[0051]详细而言，请参照图2C，接触开口 W暴露出有源元件T2的漏极D2、有源元件T4的漏极D4以及数据线DLl与DL2。请再参照图2C，像素电极PI2与像素电极PI4分别覆盖接触开口 W的侧表面的一部分。于接触开口 W内，像素电极PI2与像素电极PI4之间具有间隙ST2，且数据线DLl与DL2的一部分位于间隙ST2中，其中，像素电极PI2与像素电极PI4通过间隙ST2彼此电性隔离。间隙ST2的宽度可为2微米至20微米，较佳为2微米至10微米，且更佳为2微米至8微米。同样地，通过这种共用接触开口 W的电性连接方式，可以使具有本实施例的像素阵列基板200的显示器产品具有较高的解析度(PPI)，并可以降低接触开口 W的面积对像素阵列基板200的开口率的影响。
[0052]图3A是依照本发明的第三实施例的像素阵列俯视图。图3B是图3A的像素阵列的等效电路图。图3C是图3A的像素阵列基板沿线段1-1’的局部剖面图。请同时参照图3A、图3B与图3C，像素阵列基板300与像素阵列基板100实质上相似，因此相同元件以相同符号表示且不再赘述，两者的主要差异如下。在第三实施例中，有源元件T2与有源元件T4是由同一条扫描线SL2驱动，并分别与对应的数据线DLl以及DL2电性连接。换言之，有源元件T4与扫描线SL2以及数据线DL2电性连接，有源元件T4包括栅极G4、源极S4、漏极D4以及通道层CH4，且像素电极PI4与有源元件T4电性连接，且有源元件T4与电容器Cst4电性连接。值得一提的是，相对于像素阵列基板200而言，本实施例的像素阵列基板300的接触开口 W未与数据线DLl以及DL2重叠。类似地，相邻的像素电极PI2与PI4可通过相同的接触开口 W分别与对应的有源元件T2的漏极D2以及有源元件T4的漏极D4电性连接。
[0053]详细而言，请参照图3C，接触开口 W暴露出有源元件T2的漏极D2以及有源元件T4的漏极D4。请再参照图3C，像素电极PI2与像素电极PI4分别覆盖接触开口 W的侧表面的一部分。于接触开口 W内，像素电极PI2与像素电极PI4之间具有间隙ST2，且像素电极PI2与像素电极PI4通过间隙ST2彼此电性隔离。间隙ST2的宽度可为2微米至20微米，较佳为2微米至10微米，且更佳为2微米至8微米。同样地，通过这种共用接触开口 W的电性连接方式，可以使具有本实施例的像素阵列基板300的显示器产品具有较高的解析度(PPI)，并可以降低接触开口 W的面积对像素阵列基板300的开口率的影响。
[0054]图4A是依照本发明的第四实施例的像素阵列俯视图。图4B是图4A的像素阵列的等效电路图。图4C是图4A的像素阵列基板沿线段1-1’的局部剖面图。请同时参照图4A、图4B与图4C，像素阵列基板400与像素阵列基板100实质上相似，因此相同元件以相同符号表示且不再赘述，两者的主要差异如下。在第四实施例中，相邻的四个像素结构171、172、173与174彼此共用接触开口 W。详细而言，有源元件Tl与T2分别由扫描线SLl与SL2驱动，并与同一条数据线DLl电性连接；有源元件T3与T4分别由扫描线SLl与SL2驱动，并与同一条数据线DL2电性连接。换言之，有源元件Tl与T3是由同一条扫描线SLl驱动，并分别与对应的数据线DLl以及DL2电性连接；且有源元件T2与T4由同一条扫描线SL2驱动，并分别与数据线DLl与DL2电性连接。另外，有源元件T3与扫描线SLl以及数据线DL2电性连接，有源元件T3包括栅极G3、源极S3、漏极D3以及通道层CH3，且像素电极PI3与有源元件T3电性连接，且有源元件T3与电容器Cst3电性连接。将数据线DLl与DL2配置在相对于像素电极PIl或PI3的同一侧，将扫描线SLl与SL2配置在相对于像素电极PIl或PI2的同一侧，拉近数据线DLl与DL2在X方向上的距离并拉近扫描线SLl与SL2在Y方向上的距离，从而使得相邻的像素电极PI1、PI2、PI3与PI4可通过单一接触开口 W分别与对应的有源元件Tl的漏极D1、有源元件T2的漏极D2、有源元件T3的漏极D3以及有源元件T4的漏极D4电性连接。
[0055]另外，在本实施例中，接触开口 W与数据线DLl与DL2重叠，如图4C所示，接触开口 W暴露出有源元件Tl的漏极Dl、有源元件T2的漏极D2、有源元件T3的漏极D3、有源元件T4的漏极D4以及数据线DLl与DL2，然本发明并未限定接触开口 W的大小。请再参照图4A及图4C，像素电极PI1、PI2、PI3与PI4分别覆盖接触开口 W的侧表面的一部分。于接触开口 W内，像素电极PIl与像素电极PI2之间具有间隙ST1，像素电极PI2与像素电极PI4之间具有间隙ST2，且像素电极PI3与像素电极PI4之间具有间隙ST3，而数据线DLl与DL2的一部分位于间隙ST2中。其中，像素电极PI1、PI2通过间隙STl彼此电性隔离，像素电极PI2、PI4通过间隙ST2彼此电性隔离，且像素电极PI3、PI4通过间隙ST3彼此电性隔离。间隙ST1、ST2与ST3的宽度可为2微米至20微米，较佳为2微米至10微米，且更佳为2微米至8微米。通过这种共用接触开口 W的电性连接方式，在维持相同工艺能力的前提下，能将具有本实施例的像素阵列基板400的显示器产品(例如手机、平板显示器、电视或笔记本电脑)的解析度由315ppi提升至335ppi。
[0056]图5A是依照本发明的第五实施例的像素阵列俯视图。图5B是图5A的像素阵列的等效电路图。图5C是图5A的像素阵列基板沿线段1-1’的局部剖面图。请同时参照图5A、图5B与图5C，像素阵列基板500与像素阵列基板100实质上相似，因此相同元件以相同符号表示且不再赘述，两者的主要差异如下。在第五实施例中，相邻的四个像素结构171、172、173与174彼此共用接触开口 W。详细而言，有源元件Tl与T2分别由扫描线SLl与SL2驱动，并与同一条数据线DLl电性连接；有源元件T3与T4分别由扫描线SLl与SL2驱动，并与同一条数据线DL2电性连接。换言之，有源元件Tl与T3是由同一条扫描线SLl驱动，并分别与对应的数据线DLl以及DL2电性连接；且有源元件T2与T4分别由同一条扫描线SL2驱动，并分别与数据线DLl与DL2电性连接。另外，有源元件T3与扫描线SLl以及数据线DL2电性连接，有源元件T3包括栅极G3、源极S3、漏极D3以及通道层CH3，且像素电极PI3与有源元件T3电性连接，且有源元件T3与电容器Cst3电性连接。将扫描线SLl与SL2配置在相对于像素电极PIl或PI2的同一侧，拉近扫描线SLl与SL2在Y方向上的距离，从而使得相邻的像素电极PU、PI2、PI3与PI4可通过相同的接触开口 W分别与对应的有源元件Tl的漏极Dl、有源元件T2的漏极D2、有源元件T3的漏极D3以及有源元件T4的漏极D4电性连接。
[0057]值的一提的是，相对于像素阵列基板400而言，本实施例的像素阵列基板500的接触开口 W未与数据线DLl以及DL2重叠。如图5C所示，接触开口 W暴露出有源元件Tl的漏极D1、有源元件T2的漏极D2、有源元件T3的漏极D3以及有源元件T4的漏极D4，然本发明并未限定接触开口 W的大小。请再参照图5A及图5C，像素电极PI1、PI2、PI3与PI4分别覆盖接触开口 W的侧表面的一部分。于接触开口 W内，像素电极PII与像素电极PI2之间具有间隙ST1，像素电极PI2与像素电极PI4之间具有间隙ST2，且像素电极PI3与像素电极PI4之间具有间隙ST3。其中，像素电极PI1、PI2通过间隙STl彼此电性隔离，像素电极PI2、PI4通过间隙ST2彼此电性隔离，且像素电极PI3、PI4通过间隙ST3彼此电性隔离。间隙ST1、ST2与ST3的宽度可为2微米至20微米，较佳为2微米至10微米，且更佳为2微米至8微米。通过这种共用接触开口 W的电性连接方式，在维持相同工艺能力的前提下，能将具有本实施例的像素阵列基板500的显示器产品(例如手机、平板显示器、电视或笔记本电脑)的解析度由315ppi提升至335ppi。
[0058]图6A是依照本发明的第六实施例的像素阵列俯视图。图6B是图6A的像素阵列的等效电路图。图6C是图6A的像素阵列基板沿线段1-1’的局部剖面图。请同时参照图6A、图6B与图6C，像素阵列基板600与像素阵列基板100实质上相似，因此相同元件以相同符号表示且不再赘述。本发明的第六实施例与上述三个实施例较为不同，其主要差异如下。在本实施例中，相邻的三个像素结构173、174与175彼此共用接触开口 W，而在X方向与Y方向上相邻的有源元件T3、T4与T5与同一条数据线DL2电性连接，并分别由扫描线SLl、SL2以及SL3驱动。有源元件T5包括栅极G5、源极S5、漏极D5以及通道层CH5，且像素电极PI5与有源元件T5电性连接，且有源元件T5与电容器Cst5电性连接。将扫描线SL1、SL2与SL3配置在对应于像素电极PI3或PI4的同一侧，拉近扫描线SL1、SL2与SL3在Y方向上的距离，从而使得相邻的像素电极PI3、PI4与PI5可通过相同的接触开口 W分别与对应的有源元件T3的漏极D3、有源元件T4的漏极D4以及有源元件T5的漏极D5电性连接。值得一提的是，本实施例的像素阵列基板600的接触开口 W为矩形，但本发明不限于此，接触开口 W的形状可视需求而做适当的变更，例如为L形。
[0059]详细而言，请参照图6C，接触开口 W与数据线DL2重叠，接触开口 W暴露出有源元件T3的漏极D3、有源元件T4的漏极D4以及有源元件T5的漏极D5以及数据线DL2。请再参照图6A及图6C，像素电极PI3、PI4与PI5分别覆盖接触开口 W的侧表面的一部分。于接触开口 W内，像素电极PI3与像素电极PI4之间具有间隙ST3，且像素电极PI4与像素电极P15之间具有间隙ST4，而数据线DL2的一部分位于间隙ST4中。其中，像素电极P13、P14通过间隙ST3彼此电性隔离，且像素电极PI4、PI5通过间隙ST4彼此电性隔离。间隙ST3与ST4的宽度可为2微米至20微米，较佳为2微米至10微米，且更佳为2微米至8微米。同样地，通过这种共用接触开口 W的电性连接方式，可以使具有本实施例的像素阵列基板600的显示器产品具有较高的解析度(PPI)，并可以降低接触开口 W的面积对像素阵列基板600的开口率的影响。
[0060]图7是依照本发明的第七实施例的像素阵列俯视图。像素阵列基板700与像素阵列基板600实质上相似，因此相同元件以相同符号表示且不再赘述。此外，像素阵列基板700与像素阵列基板600的唯一差异在于像素电极PI3、PI4与PI5所共用的接触开口 W的形状。在像素阵列基板700中，共用的接触开口 W为L形。同样地，通过这种共用接触开口W的电性连接方式，可以使具有本实施例的像素阵列基板700的显示器产品具有较高的解析度(PPI)，并可以降低接触开口 W的面积对像素阵列基板700的开口率的影响。
[0061]综上所述，在本发明的像素阵列中，可通过将相邻的像素电极所对应的扫描线或数据线或两者配置于同一侧，拉近扫描线或数据线彼此的距离，从而使相邻的像素电极通过相同的接触开口分别与对应的有源元件电性连接。通过这种共用接触开口的电性连接方式，在维持相同工艺能力的前提下，可以设计出具有较高解析度(PPI)的显示器产品，并可以降低接触开口的面积对像素阵列基板的开口率的影响。本发明的像素阵列可应用于液晶显示器，例如是扭曲向列型液晶显示器、垂直排列型液晶显示器、聚合物稳定配向型液晶显示器、边缘场开关型液晶显示器或横向电场效应型液晶显示器等，亦可应用于电激发光型显示器，例如是有机发光二极体显示器等，然本发明不限于此，任何需要搭配像素阵列使用的显示器均可采用本发明的各实施例所揭示的像素阵列。
[0062]虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求所界定的范围为准。
【权利要求】
1.一种像素阵列，包括: 多条扫描线以及多条数据线； 一第一有源元件以及一第二有源元件，分别与对应的其中一条扫描线以及其中一条数据线电性连接； 一第一像素电极，通过一接触开口与该第一有源元件电性连接；以及 一第二像素电极，通过该接触开口与该第二有源元件电性连接。
2.如权利要求1所述的像素阵列，还包括一覆盖层，且该接触开口形成在该覆盖层中，以使该第一像素电极以及该第二像素电极通过该接触开口分别与该第一有源元件以及该第二有源元件电性连接。
3.如权利要求1所述的像素阵列，其中该第一有源元件以及该第二有源元件分别与不相同的两条扫描线电性连接，且该第一有源元件以及该第二有源元件与同一条数据线电性连接。
4.如权利要求3所述的像素阵列，其中该接触开口为单一开口，且该接触开口与所述两条扫描线重叠。
5.如权利要求3所述的像素阵列，其中于该接触开口内，该第一像素电极与该第二像素电极之间具有一间隙，其中该间隙的宽度为2微米至10微米。
6.如权利要求1所述的像素阵列，其中该第一有源元件以及该第二有源元件分别与同一条扫描线电性连接，且该第一有源元件以及该第二有源元件分别与不相同的两条数据线电性连接。
7.如权利要求6所述的像素阵列，其中该接触开口未与所述两条数据线重叠。
8.如权利要求6所述的像素阵列，其中该接触开口与所述两条数据线重叠。
9.如权利要求6所述的像素阵列，其中于该接触开口内，该第一像素电极与该第二像素电极之间具有一间隙，其中该间隙的宽度为2微米至10微米。
10.如权利要求1所述的像素阵列，还包括: 一第三有源元件，与对应的其中一条扫描线以及对应的其中一条数据线电性连接；以及 一第三像素电极，通过该接触开口与该第三有源元件电性连接。
11.如权利要求10所述的像素阵列，其中: 该第一有源元件、该第二有源元件以及第三有源元件分别与不相同的三条扫描线电性连接，且该第一有源元件、该第二有源元件以及第三有源元件与同一条数据线电性连接。
12.如权利要求10所述的像素阵列，还包括: 一第四有源元件，与对应的其中一条扫描线以及对应的其中一条数据线电性连接；以及 一第四像素电极，通过该接触开口与该第四有源元件电性连接。
13.如权利要求12所述的像素阵列，其中: 该第一有源元件以及该第二有源元件分别与不相同的两条扫描线电性连接，且该第一有源元件以及该第二有源元件与同一条数据线电性连接； 该第三有源元件以及该第四有源元件分别与不相同的两条扫描线电性连接，且该第三有源元件以及该第四有源元件与同一条数据线电性连接；该第一有源元件以及该第三有源元件分别与同一条扫描线电性连接，且该第一有源元件以及该第三有源元件分别与不相同的两条数据线电性连接；且 该第二有源元件以及该第四有源元件分别与同一条扫描线电性连接，且该第一有源元件以及该第三有源元件分别与不相同的两条数据线电性连接。
14.如权利要求10所述的像素阵列，其中该接触开口为矩形或L形。
【文档编号】G02F1/1343GK103616785SQ201310706041
【公开日】2014年3月5日 申请日期:2013年12月19日 优先权日:2013年11月8日
【发明者】郑和宜, 黄馨谆, 郑景升 申请人:友达光电股份有限公司