专利名称：像素阵列的制作方法
技术领域：
本发明涉及一种像素阵列；更详细地说，关于一种具有以二维方式排列的驱动电 路的电路布局的像素阵列。
背景技术：
近年来，平面显示装置的发展越来越迅速，其已逐渐取代传统的阴极射线管显示
装置(Cathode Ray Tube Display ;CRT display)。现今的平面显示装置主要有下列几种
有机发光二极管显示装置(Organic Light-Emitting DiodesDisplay ;OLED)、等离子显示
装置(Plasma Display Panel ;PDP)、液晶显示装置(Liquid Crystal Display ;LCD)以及
场发射显示装置(Field EmissionDisplay ;FED)等。由于前述的平面显示装置具备省电、
无幅射、体积小、低耗电量、不占空间、平面直角、高解析度以及画质稳定等优点，其已广泛
应用于手机、屏幕、数字电视、笔记本电脑等电子产品上，作为显示之用。 随着平面显示装置的像素数量日益增加以及电子产品的体积日益縮小的趋势，平
面显示装置的面板边框的大小即对于电子产品的体积产生相当重要的影响。 如图1A以及图1B所示，公知的平面显示装置的像素阵列1包含显示区11以及多
个驱动电路151、152、153、. 、15m。显示区11上包含m列(131、 132、 133、. 、13m) Xn行
(111、112、113.....lln)个像素，亦即显示区ll包含mXn个像素。每一列的多个像素将
同时被电性连接至一个驱动电路，例如显示区11的第一列131的多个像素将同时电性连接 至驱动电路151 ;显示区11的第二列132的多个像素将同时电性连接至驱动电路152 ;以此 类推，最后，显示区11的第m列13m的多个像素将同时电性连接至驱动电路15m。显示面
板11中的多个像素将依据驱动电路151、152、153.....15m所产生的多个扫描信号的时序
分别依序开启。 进一步地说，由图1A以及图1B可知，当像素尺寸越小(如图IB)时，像素高度也
将随之縮小，而为了维持驱动电路151 、 152、 153.....15m的电路布局的空间周期，平面显
示装置的制造厂商将增加驱动电路151、152、153.....15m的电路布局的长度，进而使得平
面显示装置的边框长度增加。 综上所述，要如何在不大幅改变公知像素阵列的构造与驱动电路的电路布局的情 况下，制作一种可减少驱动电路的电路布局的长度且具有高像素数量的平面显示装置，乃 是此业界需要努力达成的目标。
发明内容
本发明的一 目的在于提供一种像素阵列。该像素阵列包含一显示区以及多个驱动 电路。该显示区具有一第一侧、相对于该第一侧的一第二侧以及多个像素。所述驱动电路 分别电性连接所述像素。其中，所述像素沿一第一方向依序排列；所述驱动电路设置于该显 示区的第一侧以及该显示区的第二侧，并沿一第二方向依序排列；且该第一方向以及该第 二方向互相垂直。
本发明的另一目的在于提供另一种像素阵列，该像素阵列包含一显示区、多条扫 描线以及多个驱动电路。该显示区具有一第一侧、相对于该第一侧的一第二侧以及多个像 素。所述扫描线分别电性连接所述像素。所述驱动电路分别电性连接至所述扫描线。其中， 所述像素沿一第一方向依序排列以形成多排列像素，并沿一第二方向依序排列以形成多排 行像素；所述驱动电路设置于该显示区的第一侧以及该显示区的第二侧，并沿该第二方向 排列；且该第一方向以及该第二方向互相垂直。 综上所述，本发明的像素阵列将以二维方式进行驱动电路的电路布局的排列。据
此，像素阵列中，驱动电路的电路布局的长度将得以縮小，使得应用本发明的像素阵列的平
面显示装置的边框长度随之减少，进而实现降低平面显示装置的体积的目标。 在参阅附图式及随后描述的实施方式后，本领域技术人员便可了解本发明的其它
目的，以及本发明的技术手段及实施态样。
图1A至图1B为公知平面显示装置的像素阵列的示意图2A至图2J为本发明的第一-实施例的示意图；以及图3A至图3J为本发明的第二:实施例的示意图。其中，附图标记1、2、3:像素阵列11、21、31 :显示区111、112、. 、11n :行像素131、132、. . . 、13m :列像素151 、 152、. . 、15m :驱动电路211、371 :第一侧213、373 :第二侧231、232、. . . 、23m :像素23h :像素的高度251、252、. . . 、25m :驱动电路25h:驱动电路的高度311、312、. . . 、31n :行像素331、332、. . . 、33m :列像素33h :列像素的高度351、352、. . . 、35m :驱动电路35h :驱动电路的高度391、392、. . . 、39m :扫描线Y :第一方向X:第二方向
具体实施例方式
以下将通过数个实施例来解释本发明内容，本发明关于一种使用于平面显示装置 的像素阵列。平面显示装置可以是下列几种平面显示器有机发光二极管显示器、等离子显 示器、液晶显示器以及场发射显示器等。关于实施例的说明仅为阐释本发明的目的。需说 明的是，以下实施例及附图中，与本发明非直接相关的元件皆已省略而未绘示；且附图中各 元件间的尺寸关系仅求容易了解，非用以限制实际比例。 图2A至图2J为本发明像素阵列的第一实施例的示意图。像素阵列2包含显示区
21以及多个驱动电路251、252、253.....25m;为简明起见，在图2A至图2G图中，仅以第一
驱动电路251、第二驱动电路252、第三驱动电路253、第四驱动电路254、第五驱动电路255
以及第六驱动电路256表示像素阵列2的m个驱动电路。而驱动电路251、252、253.....
25m则可以为各种不同形式的驱动电路，例如单向移位寄存器或是双向移位寄存器等驱动
5电路。 显示区21具有一第一侧211、相对于第一侧211的一第二侧213以及多个像素 231、232、233、. . 、23m，所述像素231、232、233、 、23m将沿一第一方向(Y方向)依序排 列且分别具有一高度23h ;同样地，为简明起见，于图2A至图2G中，仅以第一像素231、第二 像素232、第三像素233、第四像素234、第五像素235以及第六像素236表示显示区21的m 个像素。 每个像素将被电性连接至一个驱动电路，例如第一像素231将电性连接至第一驱 动电路251 ;第二像素232将电性连接至第二驱动电路252 ;以此类推，最后，第m像素23m 将电性连接至第m驱动电路25m。显示区21中的多个像素231、232、233、 ... 、23m将依据
驱动电路251、252、253.....25m所产生的多个扫描信号的时序分别依序开启。 进一步来说，像素阵列2的各个驱动电路251、252、253.....25m皆具有一高度
25h ;各个驱动电路251、252、253.....25m的高度25h则为前述各个像素的高度23h的偶数
倍或是奇数倍。 如图2A所示，第一实施例的像素阵列2中，各个驱动电路251、252、253、 . . . 、25m
的一高度25h为各个像素的高度23h的六倍。据此，驱动电路251、252、253.....25m将以
六个一组(如第一驱动电路251、第二驱动电路252、第三驱动电路253、第四驱动电路254、 第五驱动电路255以及第六驱动电路256为一组)的方式沿着与第一方向(Y方向)垂直 的一第二方向(X方向)依序排列于显示区21的第一侧211，以形成一种以二维方式排列的 驱动电路的电路布局。 需特别说明的是，本发明并不限制以多个一组的方式排列的驱动电路251、252、
253.....25m需摆放于显示区21的第一侧211。本领域技术人员可依据需求将驱动电路
251、252、253.....25m分别设置于显示区21的第一侧211以及第二侧213。 如图2B所示，第一驱动电路251、第二驱动电路252、第三驱动电路253、第四驱动 电路254以及第五驱动电路255沿着与第一方向(Y方向)垂直的第二方向(X方向)依序 排列于显示区21的第一侧211 ;而第六驱动电路256则设置于显示区21的第二侧213。
如图2C所示，第一驱动电路251、第二驱动电路252、第三驱动电路253以及第四 驱动电路254沿着与第一方向(Y方向)垂直的第二方向(X方向)依序排列于显示区21 的第一侧211 ;而第五驱动电路255以及第六驱动电路256则沿着与第一方向(Y方向)垂 直的第二方向(X方向)依序排列于显示区21的第二侧213。 如图2D所示，第一驱动电路251 、第二驱动电路252以及第三驱动电路253沿着与 第一方向(Y方向)垂直的第二方向(X方向)依序排列于显示区21的第一侧211 ;而第四 驱动电路254、第五驱动电路255以及第六驱动电路256则沿着与第一方向(Y方向)垂直 的第二方向(X方向)依序排列于显示区21的第二侧213。 再如图2E所示，第一驱动电路251以及第二驱动电路252沿着与第一方向(Y方 向)垂直的第二方向(X方向)依序排列于显示区21的第一侧211 ;而第三驱动电路253、 第四驱动电路254、第五驱动电路255以及第六驱动电路256则沿着与第一方向(Y方向) 垂直的第二方向(X方向)依序排列于显示区21的第二侧213。 更如图2F所示，第一驱动电路251设置于显示区21的第一侧211 ;而第二驱动电 路252、第三驱动电路253、第四驱动电路254、第五驱动电路255以及第六驱动电路256则
6沿着与第一方向(Y方向)垂直的第二方向(X方向)依序排列于显示区21的第二侧213。
又如图2G所示，第一驱动电路251、第二驱动电路252、第三驱动电路253、第四驱 动电路254、第五驱动电路255以及第六驱动电路256皆沿着与第一方向(Y方向)垂直的 第二方向(X方向)依序排列于显示区21的第二侧213。 同时，如图2H至图2J所示，本发明亦不限制驱动电路251、252、253.....25m的排
列顺序，即驱动电路251、252、253.....25m可应用交错的方式排列于显示区21的第一侧
211及/或第二侧213。本领域技术人员可依据需求将驱动电路251、252、253.....25m以
不同排列顺序设置于显示区21的第一侧211以及第二侧213。 据此，第一实施例所述的像素阵列2将以二维方式进行驱动电路251、252、 253、. . . 、25m的电路布局的排列。据此，像素阵列2中，驱动电路251、252、253、. . . 、25m的 电路布局的长度将得以縮小，使得应用像素阵列2的平面显示装置的边框长度随之减少。
图3A至图3J为本发明像素阵列的第二实施例的示意图。像素阵列3包含显示区 31、多个驱动电路351、352、353、. . . 、35m以及多条扫描线391、392、393、. . . 、39m ;为简明起 见，于图3A至图3G中，仅以第一驱动电路351、第二驱动电路352、第三驱动电路353、第四 驱动电路354、第五驱动电路355以及第六驱动电路356表示像素阵列3的m个驱动电路； 并以第一扫描线391、第二扫描线392、第三扫描线393、第四扫描线394、第五扫描线395以 及第六扫描线396表示像素阵列3的m条扫描线。而驱动电路351、352、353.....35m则可
以为各种不同形式的驱动电路，例如单向移位寄存器或是双向移位寄存器等驱动电路。
显示区31具有一第一侧371、相对于第一侧371的一第二侧373以及多个像素。显
示区31的多个像素将沿一第一方向(Y方向)依序排列以形成n行像素(311、312、313.....
31n);同时沿一第二方向(X方向)依序排列以形成m列像素(331 、332、333.....33m)，亦
即显示区31包含nXm个像素。如同第一实施例所述的像素阵列2，第二实施例的像素阵
列3中，沿第二方向(X方向)依序排列而形成的m列像素(331、332、333.....33m)亦分别
具有一高度33h;同样地，为简明起见，于图3A至图3G中，仅以第一列像素331、第二列像素 332、第三列像素333、第四列像素334、第五列像素335以及第六列像素336表示显示区31 的m列像素。 每个像素将通过扫描线被电性连接至一个驱动电路，例如第一列像素331中的每 个像素将通过第一扫描线391电性连接至第一驱动电路351 ;第二列像素332中的每个像 素将通过第二扫描线392电性连接至第二驱动电路352 ;以此类推，最后，第m列像素33m将 中的每个像素将通过第m扫描线39m电性连接至第m驱动电路35m。显示区31中的多列像 素331、332、333、. 、33m将依据驱动电路351、352、353、. 、35m所产生的多个扫描信号的 时序分别依序开启。 进一步来说，像素阵列3的各个驱动电路351、352、353.....35m皆具有一高度
35h ;各个驱动电路351、352、353.....35m的高度35h则为前述各列像素的高度33h的偶数
倍或是奇数倍。 如图3A所示，第二实施例的像素阵列3中，各个驱动电路351、352、353、 . . . 、35m
的一高度35h为各列像素的高度33h的六倍。据此，驱动电路351、352、353.....35m将以
六个一组(如第一驱动电路351、第二驱动电路352、第三驱动电路353、第四驱动电路354、 第五驱动电路355以及第六驱动电路356为一组)的方式沿着与第一方向(Y方向)垂直的一第二方向(X方向)依序排列于显示区31的第一侧371，以形成一种以二维方式排列的 驱动电路的电路布局。 需特别说明的是，本发明并不限制以多个一组的方式排列的驱动电路351、352、
353.....35m需摆放于显示区31的第一侧371。本领域技术人员可依据需求将驱动电路
351、352、353、. . . 、35m分别设置于显示区31的第一侧371以及第二侧373。
如图3B所示，第一驱动电路351、第二驱动电路352、第三驱动电路353、第四驱动 电路354以及第五驱动电路355沿着与第一方向(Y方向)垂直的第二方向(X方向)依序 排列于显示区31之第一侧371 ;而第六驱动电路356则设置于显示区31的第二侧373。
如图3C所示，第一驱动电路351、第二驱动电路352、第三驱动电路353以及第四 驱动电路354沿着与第一方向(Y方向)垂直的第二方向(X方向)依序排列于显示区31 的第一侧371 ;而第五驱动电路355以及第六驱动电路356则沿着与第一方向(Y方向)垂 直之第二方向(X方向)依序排列于显示区31的第二侧373。 如图3D所示，第一驱动电路351 、第二驱动电路352以及第三驱动电路353沿着与 第一方向(Y方向)垂直的第二方向(X方向)依序排列于显示区31的第一侧371 ;而第四 驱动电路354、第五驱动电路355以及第六驱动电路356则沿着与第一方向(Y方向)垂直 的第二方向(X方向)依序排列于显示区31的第二侧373。 再如图3E所示，第一驱动电路351以及第二驱动电路352沿着与第一方向(Y方 向)垂直的第二方向(X方向)依序排列于显示区31的第一侧371 ;而第三驱动电路353、 第四驱动电路354、第五驱动电路355以及第六驱动电路356则沿着与第一方向(Y方向) 垂直的第二方向(X方向)依序排列于显示区31的第二侧373。 更如图3F所示，第一驱动电路351设置于显示区31的第一侧371 ;而第二驱动电 路352、第三驱动电路353、第四驱动电路354、第五驱动电路355以及第六驱动电路356则 沿着与第一方向(Y方向)垂直的第二方向(X方向)依序排列于显示区31的第二侧373。
又如图3G所示，第一驱动电路351、第二驱动电路352、第三驱动电路353、第四驱 动电路354、第五驱动电路355以及第六驱动电路356皆沿着与第一方向(Y方向)垂直的 第二方向(X方向)依序排列于显示区31的第二侧373。 同时，如图3H至图3J所示，本发明亦不限制驱动电路351、352、353.....35m的排
列顺序，即驱动电路351、352、353.....35m可应用交错的方式排列于显示区31的第一侧
371及/或第二侧373。本领域技术人员可依据需求将驱动电路351、352、353.....35m以
不同排列顺序设置于显示区31的第一侧371以及第二侧373。 据此，第二实施例所述的像素阵列3将以二维方式进行驱动电路351、352、 353、. . . 、35m的电路布局的排列。据此，像素阵列3中，驱动电路351、352、353、. . . 、35m的
电路布局的长度将得以縮小，使得应用像素阵列3的平面显示装置的边框长度随之减少。 综上所述，本发明的像素阵列将可在不大幅改变构造与驱动电路的电路布局的情
况下，以二维方式进行驱动电路的电路布局的排列。据此，本发明的像素阵列中，驱动电路
的电路布局的长度将得以縮小，使得应用本发明的像素阵列的平面显示装置的边框长度随
之减少，进而达成制作同时具有高像素数量以及体积小的平面显示装置的目标。 当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟
悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围'
权利要求
一种像素阵列，其特征在于，包含一显示区，具有一第一侧、相对于该第一侧的一第二侧以及多个像素，其中，这些像素沿一第一方向依序排列；以及多个驱动电路，分别电性连接这些像素，其中，这些驱动电路设置于该显示区的第一侧以及该显示区的第二侧，并沿一第二方向依序排列；其中，该第一方向以及该第二方向互相垂直。
2. 根据权利要求1所述的像素阵列，其特征在于，各所述驱动电路的一高度为各该像 素的一高度的偶数倍。
3. 根据权利要求2所述的像素阵列，其特征在于，这些驱动电路皆设置于该显示区的 第一侧以及该显示区的第二侧的其中之一。
4. 根据权利要求3所述的像素阵列，其特征在于，这些驱动电路包含一第一驱动电路 以及一第二驱动电路，这些像素包含一第一像素以及一第二像素，且该第一驱动电路电性 连接该第一像素，该第二驱动电路电性连接该第二像素。
5. 根据权利要求1所述的像素阵列，其特征在于，各所述驱动电路的一高度为各该像 素的一高度的奇数倍。
6. 根据权利要求5所述的像素阵列，其特征在于，这些驱动电路皆设置于该显示区的 第一侧以及该显示区的第二侧的其中之一。
7. 根据权利要求6所述的像素阵列，其特征在于，这些驱动电路包含一第一驱动电路、 一第二驱动电路以及一第三驱动电路，这些像素包含一第一像素、一第二像素以及一第三 像素，且该第一驱动电路电性连接该第一像素，该第二驱动电路电性连接该第二像素，该第 三驱动电路电性连接该第三像素。
8. 根据权利要求5所述的像素阵列，其特征在于，这些驱动电路分别设置于该显示区 的第一侧以及该显示区的第二侧。
9. 根据权利要求8所述的像素阵列，其特征在于，这些驱动电路包含一第一驱动电路、 一第二驱动电路以及一第三驱动电路，这些像素包含一第一像素、一第二像素以及一第三 像素，该第一驱动电路以及该第二驱动电路设置于该显示区的第一侧，该第三驱动电路设 置于该显示区的第二侧，且该第一驱动电路电性连接该第一像素，该第二驱动电路电性连 接该第二像素，该第三驱动电路电性连接该第三像素。
10. 根据权利要求1所述的像素阵列，其特征在于，各该驱动电路为一移位寄存器。
11. 一种像素阵列，其特征在于，包含一显示区，具有一第一侧、相对于该第一侧的一第二侧以及多个像素，其中，这些像素 沿一第一方向依序排列以形成多排行像素，并沿一第二方向依序排列以形成多排列像素； 多条扫描线，分别电性连接这些像素；以及多个驱动电路，分别电性连接这些扫描线，其中，这些驱动电路设置于该显示区的第一 侧以及该显示区的第二侧，并沿该第二方向依序排列； 其中，该第一方向以及该第二方向互相垂直。
12. 根据权利要求11所述的像素阵列，其特征在于，各所述驱动电路的一高度为各该 多排列像素的一高度的偶数倍。
13. 根据权利要求12所述的像素阵列，其特征在于，这些驱动电路皆设置于该显示区的第一侧以及该显示区的第二侧的其中之一。
14. 根据权利要求13所述的像素阵列，其特征在于，这些驱动电路包含一第一驱动电 路以及一第二驱动电路，这些扫描线包含一第一扫描线以及一第二扫描线，且该第一驱动 电路电性连接该第一扫描线，该第二驱动电路电性连接该第二扫描线。
15. 根据权利要求11所述的像素阵列，其特征在于，各所述驱动电路的一高度为各该 多排列像素的一高度的奇数倍。
16. 根据权利要求15所述的像素阵列，其特征在于，这些驱动电路皆设置于该显示区 的第一侧以及该显示区的第二侧的其中之一。
17. 根据权利要求16所述的像素阵列，其特征在于，这些驱动电路包含一第一驱动电 路、一第二驱动电路以及一第三驱动电路，这些扫描线包含一第一扫描线、一第二扫描线以 及一第三扫描线，且该第一驱动电路电性连接该第一扫描线，该第二驱动电路电性连接该 第二扫描线，该第三驱动电路电性连接该第三扫描线。
18. 根据权利要求15所述的像素阵列，其特征在于，这些驱动电路分别设置于该显示 区的第一侧以及该显示区的第二侧。
19. 根据权利要求18所述的像素阵列，其特征在于，这些驱动电路包含一第一驱动电 路、一第二驱动电路以及一第三驱动电路，这些扫描线包含一第一扫描线、一第二扫描线以 及一第三扫描线，该第一驱动电路以及该第二驱动电路设置于该显示区的第一侧，该第三 驱动电路设置于该显示区的第二侧，且该第一驱动电路电性连接该第一扫描线，该第二驱 动电路电性连接该第二扫描线，该第三驱动电路电性连接该第三扫描线。
20. 根据权利要求11所述的像素阵列，其特征在于，各该驱动电路为一移位寄存器。
全文摘要
本发明公开一种像素阵列。该像素阵列包含显示区、多条扫描线以及多个驱动电路。该显示区具有第一侧、相对于该第一侧的第二侧以及多个像素。这些扫描线分别电性连接这些像素。这些驱动电路分别电性连接这些扫描线。其中，这些像素沿第一方向依序排列；这些驱动电路设置于该显示区的第一侧以及该显示区的第二侧，并沿第二方向依序排列；且该第一方向以及第二方向互相垂直。
文档编号G09G3/20GK101710479SQ20091026232
公开日2010年5月19日 申请日期2009年12月18日 优先权日2009年12月18日
发明者刘匡祥, 刘圣超 申请人:友达光电股份有限公司