一种阵列基板及其制作方法、显示面板、显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示面板、显示
目.0
【背景技术】
[0002]薄膜晶体管液晶显不器(ThinFilm Transistor Liquid Crystal Display,TFT-1XD)是目前常用的平板显示器，薄膜晶体管液晶显示器以其低电压、低功耗、适宜于电路集成、轻巧便携等优点而受到广泛的研宄与应用。
[0003]目前传统的高开口率-高级超维场转换(High-Advanced Super Dimens1nSwitch, HADS)模式薄膜晶体管(Thin Film Transistor，TFT)基板如图1所示，HADS模式TFT基板水平方向分布有公共电极线11和栅极线12，竖直方向分布有数据线13，TFT15的漏极与第一层氧化铟锡(Indium Tin Oxide, ITO)层(图中未示出)相连，提供像素电极信号，第二层ITO层(图中未示出)通过过孔14与公共电极线11相连，加载公共电极信号。
[0004]图1中的公共电极线11采用与栅极线12同层的金属制作形成，因此公共电极线11的电阻远小于第二层ITO层的电阻，电阻小时传输电信号的能力强，进而能够提高公共电极信号的均一性。但此设计需要单独设计过孔14与第二层ITO层相连，过孔的设计会占用像素内的显示面积，导致TFT基板像素的开口率降低，不利于产品特性的提高。另外，这种设计虽然在一定程度上提高了公共电极信号的均匀性，但这种设计公共电极线11与公共电极，即第二层ITO层是通过过孔14连接的，属于点接触，接触面积小，接触电阻较大，公共电极信号的均匀性仍然较差。由于接触电阻较大，一般需要每隔三个像素或每个像素都设计过孔14，过孔的设计进一步降低了像素的开口率。
[0005]综上所述，现有技术HADS模式TFT基板像素的开口率较低，公共电极信号的均匀性较差。
【发明内容】
[0006]本发明实施例提供了一种阵列基板及其制作方法、显示面板、显示装置，用以提高公共电极信号的均匀性，提高像素的开口率。
[0007]本发明实施例提供的一种阵列基板，包括若干阵列排列的亚像素单元、薄膜晶体管、栅极线和数据线，其中，还包括公共电极和公共电极线；
[0008]所述公共电极线与所述数据线平行，相邻两列所述亚像素单元之间间隔分布有所述数据线和所述公共电极线，所述公共电极线与所述公共电极直接接触电连接，每一所述数据线与该数据线相邻的两列亚像素单元连接；
[0009]每一行所述亚像素单元两侧均分布有一条栅极线，每一行连接在同一数据线上的相邻两个亚像素单元分别与该行亚像素单元两侧分布的不同栅极线连接。
[0010]由本发明实施例提供的阵列基板，包括若干阵列排列的亚像素单元、薄膜晶体管、栅极线和数据线，其中，还包括公共电极和公共电极线；所述公共电极线与所述数据线平行，相邻两列所述亚像素单元之间间隔分布有所述数据线和所述公共电极线，所述公共电极线与所述公共电极直接接触电连接，每一所述数据线与该数据线相邻的两列亚像素单元连接；每一行所述亚像素单元两侧均分布有一条栅极线，每一行连接在同一数据线上的相邻两个亚像素单元分别与该行亚像素单元两侧分布的不同栅极线连接。由于本发明实施例中公共电极线与公共电极直接接触电连接，与现有技术公共电极和公共电极线通过过孔电连接相比，本发明实施例中公共电极线与公共电极的接触面积较大，接触电阻较小，因此能够提高公共电极信号的均匀性。另外，与现有技术公共电极和公共电极线连接时需要设置过孔相比，本发明实施例公共电极和公共电极线直接连接，不需要设置过孔，因此能够提高像素的开口率。
[0011]较佳地，所述公共电极线和所述数据线同层设置。
[0012]较佳地，所述公共电极线与所述数据线按照在列方向上第奇数条为数据线，第偶数条为公共电极线分布；或，
[0013]所述公共电极线与所述数据线按照在列方向上第偶数条为数据线，第奇数条为公共电极线分布。
[0014]较佳地，包括第一绝缘层，所述第一绝缘层位于所述栅极线和所述公共电极线之间，所述公共电极位于所述公共电极线上，与所述公共电极线直接接触电连接。
[0015]较佳地，包括像素电极，所述像素电极位于所述公共电极上方。
[0016]较佳地，包括第二绝缘层，所述第二绝缘层位于所述公共电极和所述像素电极之间。
[0017]本发明实施例还提供了一种显示面板，所述显示面板包括上述的阵列基板。
[0018]本发明实施例还提供了一种显示装置，所述显示装置包括上述的显示面板。
[0019]本发明实施例还提供了一种阵列基板的制作方法，所述方法包括:
[0020]在衬底基板上通过构图工艺制作栅极和栅极线，每一行亚像素单元两侧均分布有一条栅极线；
[0021]在完成上述步骤的衬底基板上通过构图工艺依次制作第一绝缘层和半导体有源层；
[0022]在完成上述步骤的衬底基板上通过构图工艺制作源极、漏极、数据线和公共电极线，所述公共电极线与所述数据线平行，所述公共电极线与所述数据线间隔分布在相邻两列亚像素单元之间，每一所述数据线与该数据线相邻的两列亚像素单元连接，每一行连接在同一数据线上的相邻两个亚像素单元分别与该行亚像素单元两侧分布的不同栅极线连接;
[0023]在完成上述步骤的衬底基板上通过构图工艺制作公共电极，所述公共电极与所述公共电极线直接电连接；
[0024]在完成上述步骤的衬底基板上通过构图工艺制作第二绝缘层和贯穿所述第二绝缘层的过孔；
[0025]在完成上述步骤的衬底基板上通过构图工艺制作像素电极，所述像素电极通过所述过孔与所述源极或所述漏极电连接。
[0026]较佳地，所述在完成上述步骤的衬底基板上通过构图工艺制作公共电极，包括:
[0027]在完成上述步骤的衬底基板上沉积一层透明导电层；
[0028]在所述透明导电层上涂覆光刻胶，并对所述光刻胶进行曝光、显影，保留公共电极线和像素区的光刻胶；
[0029]通过刻蚀，去除暴露出的透明导电层，并去除剩余的光刻胶，形成公共电极。
【附图说明】
[0030]图1为现有技术阵列基板的平面结构示意图；
[0031]图2为本发明实施例提供的一种阵列基板的平面结构示意图；
[0032]图3为本发明实施例提供的另一阵列基板的平面结构示意图；
[0033]图4为图2或图3中沿AAl方向的截面结构示意图；
[0034]图5为图2或图3中沿BBl方向的截面结构示意图；
[0035]图6为本发明实施例提供的一种阵列基板的制作方法流程图。
【具体实施方式】
[0036]本发明实施例提供了一种阵列基板及其制作方法、显示面板、显示装置，用以提高公共电极信号的均匀性，提高像素的开口率。
[0037]为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
[0038]附图中各层薄膜厚度和区域大小、形状不反应各膜层的真实比例，目的只是示意说明本
【发明内容】
。
[0039]下面结合附图详细介绍本发明具体实施例提供的阵列基板。
[0040]如图2所示，本发明具体实施例提供了一种阵列基板，包括若干阵列排列的亚像素单元20、薄膜晶体管21、栅极线22、数据线23、公共电极24和公共电极线25，其中；
[0041]公共电极线25与数据线23平行，相邻两列亚像素单元20之间间隔分布有数据线23和公共电极线25，公共电极线25与公共电极24直接接触电连接，每一数据线23与该数据线23相邻的两列亚像素单元20连接；优选地，本发明具体实施例中公共电极线25和数据线23同层设置；
[0042]每一行亚像素单元20两侧均分布有一条栅极线22，每一行连接在同一数据线23上的相邻两个亚像素单元20分别与该行亚像素单元20两侧分布的不同栅极线22连接。
[0043]优选地，如图2所示，本发明具体实施例中公共电极线25与数据线23按照在列方向上第奇数条为数据线，第偶数条为公共电极线分布，如:图中第一列为数据线Datal，第二列为公共电极线Coml，第三列为数据线Data2，第四列为公共电极线Com2，第五列为数据线 Data3 ;或；
[0044]如图3所示，本发明具体实施例中公共电极线25与数据线23按照在列方向上第偶数条为数据线，第奇数条为公共电极线分布，如:图中第一列为公共电极线Coml，第二列为数据线Datal，第三列为公共电极线Com2，第四列为数据线Data2。
[0045]图2或图3中沿AAl方向的截面图如图4所示，本发明具体实施例中的阵列基板包括第一绝缘层41，第一绝缘层41位于栅极线22和公共电极线25之间，公共电极24位于公共电极线25上，与公共电极线25直接接触电连接，具体地，本发明具体实施例中的栅极线22位于衬底基板40上。
[0046]图2或图3中沿BBI方向的截面图如图5所示，本发明具体实施例中的阵列基板包括像素电极51和第二绝缘层52，其中，像素电极51位于公共电极24上方，第二绝缘层52位于公共电极24和像素电极51之间，本发明具体实施例中的像素电极51为狭缝状电极。
[0047]由图4和图5可以看到，本发明具体实施例中公共电极24和公共电极线25直接接触电连接，直接接触电连接的接触面积为整条公共电极线25，与现有技术中公共电极和公共电极线通过过孔连接相比，本发明具体实施例中公共电极和公共电极线的接触面积较大，接触电阻较低，因此能够提高公共电极信号的均匀性。
[