阵列基板、显示面板以及液晶显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种阵列基板、一种应用所述阵列基板的显示面板以及一种应用所述阵列基板的液晶显示装置。
【背景技术】
[0002]随着TFT(Thin Film Transistor，薄膜晶体管)液晶显示技术的不断发展，具备功耗低、分辨率高、反应速度快以及开口率高等特点的基于LTPS(Low Temperature Poly-silicon，低温多晶硅)技术的TFT显示装置逐渐成为主流，已被广泛应用于各种电子设备，如液晶电视、智能手机、平板电脑以及数码相机等数字电子设备中。
[0003]但是，在基于移动显示技术向更高画质、更高精细程度、更轻薄和更低功耗发展，随着解析程度越来越高，产品的开口率会变得更小，同时像素的存储电容Cst(由像素电极、公共电极以及夹在其中的钝化层构成)在逐渐变小、每个像素的充电时间在也逐渐减小。在现有工艺条件下，为满足光学品味以及穿透率的需求，存储电容Cst的厚度以及像素电极的面积很难做出变化。在这种情况下，传统存储电容Cst的大小难以得到提升，每个存储电容的电量将不能维持该像素的正常工作电压，进而造成一些诸如交叉串扰(crosstalk)，影像残留(Image Sticking)等问题，极大地降低了阵列基板或显示面板的品质。
【发明内容】
[0004]本发明所要解决的技术问题在于提供一种阵列基板，用以解决现有技术中存在的因存储电容较小所导致的阵列基板品质较低的技术问题。
[0005]另外，还提供一种应用所述阵列基板的显示面板。
[0006]此外，还提供一种应用所述阵列基板的液晶显示装置。
[0007]为了实现上述目的，本发明实施方式采用如下技术方案:
[0008]—方面，提供一种阵列基板，包括:
[0009]基板；
[0010]形成在所述基板上的第一公共电极；
[0011 ]覆盖所述第一公共电极的缓冲层；
[0012]形成在所述缓冲层背离所述第一公共电极的表面上的有源层，所述有源层包括与所述第一公共电极相对设置的第一部分，所述第一公共电极、所述第一部分以及夹在所述第一公共电极及所述第一部分之间的所述缓冲层构成第一存储电容；
[0013]覆盖所述有源层的栅极绝缘层；
[0014]形成在所述栅极绝缘层背离所述有源层的表面上的介质层，所述栅极绝缘层与所述介质层上共同开设第一孔，所述第一孔用于显露部分所述第一部分；
[0015]形成在所述介质层背离所述栅极绝缘层的表面上的漏区，所述漏区通过所述第一孔连接至所述第一部分；
[0016]覆盖所述漏区的平坦层，所述平坦层开设用于暴露部分所述漏区的第二孔；以及
[0017]依次层叠形成在所述平坦层上的第二公共电极、钝化层和像素电极，所述第二公共电极、所述像素电极以及夹在所述像素电极与所述第二公共电极之间的所述钝化层构成第二存储电容，所述像素电极通过所述第二孔连接至所述漏区。
[0018]其中，所述有源层还包括与所述第一部分相连的第二部分，所述阵列基板包括栅区，所述栅区形成在所述栅极绝缘层与所述介质层之间，且所述栅区正对所述第二部分设置。
[0019]其中，所述阵列基板还包括形成在所述基板上的遮光层，所述遮光层与所述第一公共电极同层且间隔设置，所述遮光层与所述栅区相对设置。
[0020]其中，所述阵列基板还包括欧姆接触层，所述欧姆接触层设置在所述第一部分与所述漏区之间，用于降低所述第一部分与所述漏区之间的接触电阻。
[0021]其中，所述欧姆接触层包括一轻掺杂区及一重掺杂区，所述轻掺杂区与所述第一部分接触，所述重掺杂区连接在所述轻掺杂区与所述漏区，所述轻掺杂区的掺杂浓度小于所述重惨杂区的惨杂浓度。
[0022]其中，所述钝化层覆盖所述第二公共电极且通过所述第二孔连接至所述漏区，所述钝化层开设用于暴露部分所述漏区的第三孔。
[0023]其中，所述介质层包括层叠设置的第一子介质层和第二子介质层，所述第一子介质层设置在所述栅极绝缘层与所述第二子介质层之间。
[0024]其中，所述第一公共电极的材质为透明导电薄膜层。
[0025]另一方面，还提供一种显示面板，包括如上任一项所述的阵列基板。
[0026]再一方面，还提供一种液晶显示装置，包括如上任一项所述的阵列基板。
[0027]相较于现有技术，本发明具有以下有益效果:
[0028]本发明所述阵列基板，由于其所述像素电极通过所述漏区与所述有源层的所述第一部分电连接，因此所述第一存储电容Cstl和所述第二存储电容Cst2并联形成所述阵列基板的总存储电容Cst，Cst = Cst 1+Cst2，从而增加了所述阵列基板的总存储电容Cst，使所述阵列基板避免了因总存储电容Cst过小而导致的交叉串扰、影像残留等问题，提高了所述阵列基板的品质。
[0029]同时，由于所述第一公共电极与所述有源层的所述第一部分相对设置，所述有源层通常设置在所述阵列基板的所述黑色矩阵内，因此所述第一公共电极同样位于所述阵列基板的黑色矩阵区内，所述第一公共电极的设置并不会影响到应用所述阵列基板的产品的开口率。
[0030]再者，所述第一公共电极电连接所述第二公共电极，所述像素电极电连接所述有源层的所述第一部分，因此所述第一存储电容Cstl和所述第二存储电容Cst2等电位，同时由于所述第二存储电容Cst2的充放电动作可控，使得所述第一存储电容Cstl的充放电动作同样可控。故，本发明所述阵列基板在增大所述总存储电容Cst的前提下，所述阵列基板所增加的所述第一存储电容Cstl的充放电动作可控且稳定。并且，由于所述第一存储电容Cstl与所述第二存储电容Cst2的组成部分各自独立设置，也有助于使所述第一存储电容Cstl以及所述第二存储电容Cst2在工作中更加稳定与可靠。
[0031]本发明所述显示面板及液晶显示装置，由于采用所述阵列基板，因此可在不减小开口率的情况下，增加所述阵列基板的总存储电容Cst，从而避免了因总存储电容Cst过小而导致的交叉串扰、影像残留等问题，提高了所述显示面板的品质。
【附图说明】
[0032]为了更清楚地说明本发明的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以如这些附图获得其他的附图。
[0033]图1是本发明实施例提供的一种阵列基板的结构示意图。
[0034]图2是图1中A-A处结构的部分结构示意图。
[0035]图3是本发明实施例提供的一种阵列基板的部分电路关系的示意图。
[0036]图4是图2中B处结构的放大示意图。
【具体实施方式】
[0037]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0038]请一并参阅图1至图3，本发明实施例提供一种阵列基板，包括:
[0039]基板I;
[0040]形成在所述基板I上的第一公共电极21;
[0041]覆盖所述第一公共电极21的缓冲层3;
[0042]形成在所述缓冲层3背离所述第一公共电极21的表面上的有源层4，所述有源层4包括与所述第一公共电极21相对设置的第一部分41，所述第一公共电极21、所述第一部分41以及夹在所述第一公共电极21及所述第一部分41之间的所述缓冲层3构成第一存储电容Cstl ；
[0043]覆盖所述有源层4的栅极绝缘层5;
[0044]形成在所述栅极绝缘层5背离所述有源层4的表面上的介质层6，所述栅极绝缘层5与所述介质层6上共同开设第一孔10，所述第一孔10用于显露部分所述第一部分41;
[0045]形成在所述介质层6背离所述栅极绝缘层5的表面上的漏区7，所述漏区7通过所述第一孔10连接至所述第一部分41;
[0046]覆盖所述漏区7的平坦层8，所述平坦层8开设用于暴露部分所述漏区7的第二孔20;以及
[0047]依次层叠形成在所述平坦层8上的第二公共电极22、钝化层9和像素电极23，所述第二公共电极22、所述像素电极23以及夹在所述像素电极23与所述第二公共电极22之间的所述钝化层9构成第二存储电容Cst2，所述像素电极23通过所述第二孔20连接至所述漏区I。
[0048]在本实施例中，由于所述像素电极23通过所述漏区7与所述有源层4的所述第一部分41电连接，因此所述第一存储电容Cstl和所述第二存储电容Cst2并联形成所述阵列基板的总存储电容。81:，081 = 081:1+0812(如图3所示)，从而增加了所述阵列基板的总存储电容Cst，使所述阵列基板避免了因总存储电容Cst过小而导致的交叉串扰(crosstalk)、影像残留(Image Stieking)等问题，提高了所述阵列基板的品质。
[0049]同时，由于所述第一公共电极21与所述有源层4的所述第一部分41相对设置，所述有源层4通常设置在所述阵列基板的所述黑色矩阵内，因此所述第一公共电极21同样位于所述阵列基板的黑色矩阵区内，所述第一公共电极21的设置并不会影响到应用所述阵列基板的产品的开口率。
[0050]应当理解的是，在本实施中，所述第一公共电极21电连接所述第二公共电极22(均为所述阵列基板中公共电极的一部分)，所述像素电极23电连接所述有源层4