专利名称：一种可寻址纳米尺度分子结制备方法
技术领域：
本发明属于纳米材料微细加工及纳米电子器件测试领域，具体涉及一种可寻址纳米尺度分子结的制备方法。
背景技术：
电子通讯和计算机技术的飞速发展，对器件集成度和微纳化的要求越来越高，有机分子由于其光电、磁电等特性和易剪裁、柔性度高及与微电子工艺兼容等优点，在传感、驱动、存储以及智能系统中具有广泛的应用前景，受到研究人员的广泛关注。在分子尺度上构筑电子器件是未来电子电路超微型化发展的趋势，为了使分子器件得到实际应用，充分了解分子荷电输运机理以及在不同环境(温度、气氛)下的光/电/磁耦合性能是设计和研究的基本准则。尽管近年来人们对有机功能分子的电学特性有了深入·的研究，但因其难度和复杂性，至今尚未形成公认的结论。金属-分子-金属器件结构作为分子器件的基本功能单元，实现其在纳米尺度下的原位制备以便进行电学性能测试获得真实有效的实验结果是新器件性能研究需要解决的瓶颈性技术问题。目前一种可灵活调整金属电极间隙的分子结制备方法是将刻有凹痕的细金丝用胶固定于三点弯曲装置上，浸入待测分子溶液后，在装置中点处通过给压电陶瓷杆通电施拉伸应力使金丝断裂，分子进入此可控纳米间隙自组装形成分子结。此法存在装置较复杂、分子结不稳定等问题，需进一步简化和改进以获得可寻址的纳米尺度分子结，实现分子器件电学特性的变温及光电测试。此外，前述器件在制备后需移入真空测试系统中进行电学特性测试，在运输过程中易受污染和破坏，这些缺点限制了对分子电学性质的微观及本质上的理解，影响了其在纳米器件应用方面的研究。
发明内容
针对现有技术存在的不足，本发明的目的是提供一种实现纳米尺度分子结的制备方法，通过调整压电陶瓷两端的偏压和通电时间获得间隙可控的纳米尺度Au电极对，在间隙中的分子自组装避免了在分子层上沉积上电极时金属分子界面出现的污染和热致烧蚀现象。本发明的技术方案是这样实现的一种可寻址纳米尺度分子结制备方法，步骤如下步骤I、清洗压电陶瓷基片；步骤2、在压电陶瓷基片上制备绝缘层薄膜并在中间位置获得微纳米尺度条状凸起结构；所述在压电陶瓷基片上制备绝缘层薄膜采用等离子体增强化学气相沉积法或反应磁控溅射法实现；绝缘层薄膜的材料为氮化硅或氧化硅或碳化硅，沉积膜厚为50 70nm ；所述在薄膜上获得微纳米尺度条状凸起结构的方法有两种，选择其中任意一种方法均可第一种方法为在上述绝缘层薄膜中间位置光刻获得凸起结构图案作牺牲层，经反应离子蚀刻(RIE)同时减薄25 30nm牺牲层和未遮蔽的氮化硅或氧化硅或碳化硅膜层后，去胶得到中间凸起结构；第二种方法为通过在上述绝缘层薄膜上直接聚焦离子束沉积Al膜后表面氧化生长一层氧化铝薄膜作凸起结构；步骤3、在所述绝缘层薄膜上制备两头宽中间窄的狭颈状Au电极膜层，方法为狭颈处的线宽在50 120nm之间的Au电极是通过先在绝缘层薄膜上光刻出带狭颈的图案，再蒸发或溅射沉积金属膜层后去除光刻胶获得；狭颈处的线宽在30 50nm的Au电极通过直接在绝缘层薄膜上聚焦离子束沉积获得；其中，所述光刻包括光学光刻与电子束光刻；
所述的两头宽中间窄的狭颈状Au电极膜层，其中，狭颈处的线宽取值在30 120nm ；Au电极膜层厚度的取值为25 30nm ；步骤4、将压电陶瓷基片放置在真空室内，再将压电陶瓷基片的两侧分别焊接导线并引出真空室；之后给压电陶瓷基片通电，使Au电极膜层断裂获得纳米尺度间隙的金属电极对；Au电极间纳米尺度间隙的形成过程为在压电陶瓷极化方向施加20 30V的偏压，利用逆向压电效应使压电陶瓷产生机械形变，其上表面的Au电极膜随之拉伸直至断裂，断裂处形成纳米尺度间隙；步骤5、在纳米尺度电极间隙中填充有机分子材料获得可寻址的纳米尺度分子结；所述填充有机分子材料的方法有两种，任选其一即可一种是向真空室中通入目标分子的无水乙醇或四氢呋喃溶液2 3小时，溶液浓度为I 2毫摩尔/升，在纳米裂隙中形成自组装分子层；第二种方法是通过坩埚分子蒸发源蒸发沉积的方法填充目标分子；所述的目标分子为正十二硫醇或I-癸硫醇或正辛硫醇。本发明的优点本发明提供了一种可寻址纳米尺度有机分子结的无损制备方法，通过调整压电陶瓷两端的偏压和通电时间获得间隙可控的纳米尺度Au电极对，在间隙中的分子自组装避免了在分子层上沉积上电极时金属分子界面出现的污染和热致烧蚀现象。本发明方法中的绝缘层薄膜既可防止漏电，也可用作电子束抗蚀剂与压电陶瓷基片间的粘附层，以增强电子束抗蚀剂在压电陶瓷片表面的粘附性，解决因粘附性不强造成的电子束刻蚀图形的变形问题。本发明方法中的微纳米尺度条状凸起结构有利于Au膜的拉断以形成稳定的纳米间隙，保证了分子结在测试过程中的可寻址性。本发明方法制备的金属一分子金属结构的分子结，为研究分子电子器件的荷电输运特性提供了一种简单、有效、低成本的测试平台。相对于常规的机械可控断结法，本发明制备的纳米尺度间距分子结，具有稳定性和可寻址的优点，可用于不同环境下变温、光电及气敏性测试。
图I为本发明一种实施方式流程图；图2为本发明一种实施方式纳米尺度分子结制备过程示意图。
具体实施例方式下面结合附图对本发明的具体实施方式
作进一步的详细说明。
本发明的一种实施方式给出可寻址纳米尺度分子结制备方法，包括以下步骤实例I在步骤101，清洗压电陶瓷基片。采用压电应变常数为2· 25X 10_lclm/V的P8_l压电陶瓷(锆钛酸铅)作基片，依次浸入丙酮、无水乙醇和去离子水中分别超声波清洗5 8分钟，洗去压电陶瓷基片上残留的无机物及有机物以确保其具有良好的电荷传输能力，静置以待其自然干燥。在步骤102，制备栅极及栅极绝缘体。如图2中标号I所示的过程，制备栅极及栅极绝缘体之前，先在压电陶瓷基片表面反应磁控溅射法沉积厚度为50 70nm的氧化硅薄膜，以单晶硅为靶材，氩气作为工作气体，氧气作反应气体，工艺参数范围为氧气体积分数O 50%，反应气压O. 02 O. 07Pa。在氧化娃表面聚焦离子束沉积宽50nm、厚50nm的Al条形电极作栅极,如图2中标号2所不·的过程，在其表面氧化生长厚IOnm氧化铝薄膜作栅极绝缘体，图2中标号3所示的过程。在步骤103，制备两头宽中间窄的狭颈状Au电极。在绝缘层薄膜表面聚焦离子束沉积厚25 30nm的两头宽中间窄的狭颈状Au电极横跨栅极及栅极绝缘体，如图2中标号4和标号14所示的过程，该狭颈长200nm、宽50nm，沉积Au膜前先聚焦离子束沉积5 IOnm厚的Ti薄膜作粘附层以保证Au电极与绝缘层牢
固结合。在步骤104，将压电陶瓷基片至于真空室内，在Au电极两端和压电陶瓷基片的两侧分别焊接导线，压电陶瓷基片及Au电极上焊有的导线从真空室中引出。在压电陶瓷基片极化方向施加20 30V的偏压，利用逆向压电效应使压电陶瓷基片产生机械形变(在压电陶瓷基片上施加偏压，压电陶瓷基片会产生变形，偏压去掉之后，压电陶瓷基片的变形消失，进而形成压电陶瓷基片的伸缩现象)，在压电陶瓷基片上表面的Au膜随之拉伸直至断裂后断电，Au膜由于其下氧化硅粘附层产生应力变形而无法重新接触，留下约3 5nm的间隙，如图2中标号5所示的过程。在步骤105，在纳米间隙中组装有机分子形成分子结。向真空室通入I毫摩尔/升的正十二硫醇的四氢呋喃溶液，2 3小时后分子在Au电极间隙中自组装形成分子结，如图2中标号6的所示的过程。实施例2在步骤101，清洗压电陶瓷基片。采用压电应变常数为2. 25X10_1(lm/V的P8_l压电陶瓷(锆钛酸铅)作基片，依次浸入丙酮、无水乙醇和去离子水中分别超声波清洗5 8分钟，洗去压电陶瓷基片上残留的无机物及有机物以确保其具有良好的电荷传输能力，静置以待其自然干燥。在步骤102，制备氮化硅薄膜。如图2中标号I所示的过程，先在压电陶瓷基片表面采用等离子体增强化学气相沉积(PECVD)法沉积厚50 70nm的氮化硅薄膜，工艺参数范围为压电陶瓷基片温度250 300°C、射频功率150 250W、反应气体流量比Hi(SiH4)Hi(NH3) =30 :20mL/min、反应气压2 5Pa。也可通过采用反应磁控溅射法实现，以多晶硅为靶材，工艺参数范围为基片温度350 450°C、射频功率300 400W、反应气体流量比为m(Ar) :m (N2) =30 :15mL/min,反应气压 O. I 2Pa。如图2中标号7所示的过程，在获得的氮化硅薄膜表面旋涂ZEP 520A正性电子束抗蚀剂，以3 5千转/分钟的速度匀胶40 60s，然后前烘120 140s，温度控制在160 180°C，以去除其中的有机溶剂。将其放入电子束刻蚀系统曝光(曝光束流采用300 400pA)后获得带有宽50nm的条形图案，如图2的标号8所示的过程。在乙酸正戊酯溶液(230C )中显影90s后再在异丙醇溶液(23°C)中定影30s，最后用去离子水进行清洗再放入烘箱中后烘50 70分钟，温度控制在110 120°C。将干燥后得到的突出光刻胶图案作牺牲层，通过反应离子蚀刻使牺牲层和未被遮蔽的氮化硅层减薄25 40nm，如图2中标号9所示的过程，去胶后获得中间凸起的条状氮化硅薄膜，如图2中标号10所示的过程。在步骤103，制备两头宽中间窄的狭颈状Au电极。经步骤102中相同电子束刻蚀工艺获得带有长200nm、宽50nm狭颈的IOOnm宽条形图案，清洗干燥后在未被光刻胶遮蔽的氮化娃表面蒸发沉积5 IOnm厚的Ti薄膜粘附层,然后在其基础上以O. 3 O. 5nm/s的速率蒸发沉积25 30nm厚的Au膜。Ti膜的沉积使得Au电极与绝缘层更牢固地结合。用丙酮将基片上的电子束抗蚀剂和无关的杂质清洗掉(可借助超声波震荡5 15s)后，再用流动的丙酮、无水乙醇和去离子水依次冲洗，干燥后得到突出的Ti-Au薄膜图案，如图2中标号为11所示的过程和标号为14所示的过程。狭颈状的Au电极也可用光学光刻工艺获 得，小尺度的电极则可通过聚焦离子束沉积实现简单、清洁的制备。在步骤104，将压电陶瓷基片至于真空室内。在Au电极两端和压电陶瓷基片的两侧分别焊接导线，压电陶瓷基片(3-12)及Au电极上焊有的导线从真空室中引出。在压电陶瓷基片极化方向施加20 30V的偏压，利用逆向压电效应使压电陶瓷基片产生机械形变，在压电陶瓷基片上表面的Au膜随之拉伸直至断裂后断电，Au膜由于其下氮化硅粘附层产生应力变形而无法重新接触，留下约3 5nm的间隙，如图2中标号为12所示的过程。在步骤105，在纳米间隙中组装有机分子形成分子结。向真空室通入2毫摩尔/升的I癸硫醇的四氢呋喃溶液，22 26小时后分子在Au电极间隙中自组装形成分子结，如图2中标号为13所示的过程。实例3在步骤101，清洗压电陶瓷基片。采用压电应变常数为2. 25X10_1(lm/V的P8_l压电陶瓷(锆钛酸铅)作基片，依次浸入丙酮、无水乙醇和去离子水中分别超声波清洗5 8分钟，洗去压电陶瓷基片上残留的无机物及有机物以确保其具有良好的电荷传输能力，静置以待其自然干燥。在步骤102，制备氧化硅薄膜。如图2中标号为I所示的过程，先在压电陶瓷基片表面采用反应磁控溅射法沉积厚度为50 70nm的氧化硅薄膜，以单晶硅为靶材，氩气作为工作气体，氧气作反应气体，工艺参数范围为氧气体积分数O 50%，反应气压O. 02 O. 07Pa。也可通过PECVD法获得，工艺参数范围为基片温度250 260°C、射频功率150W、工作气体氦气流量为250cm3/min,反应气体流量比Iii(SiH4) m(N2O) =40 :250cm3/min、反应气压 95 106Pa。如图2中标号为7所示的过程，在获得的氧化硅薄膜表面旋涂ZEP 520A正性电子束抗蚀剂，以3 5千转/分钟的速度匀胶40 60s，然后前烘120 140s，温度控制在160 180°C，以去除其中的有机溶剂。将其放入电子束刻蚀系统进行曝光(采用300 400pA的曝光束流)后获得带有宽50nm的条形图案，如图2中标号8所示的过程。在乙酸正戊酯溶液(23°C )中显影90s后再在异丙醇溶液(23°C )中定影30s，最后用去离子水进行清洗并放入烘箱中后烘50 70分钟，温度控制在110 120°C。以干燥后得到的突出光刻胶图案作牺牲层，通过反应离子蚀刻使牺牲层和未被遮蔽的氧化硅层减薄25 40nm，如图2中标号为9所示的过程，去胶后获得中间凸起的条状氧化硅薄膜，如图2中标号为10所示的过程。在步骤103，制备两头宽中间窄的狭颈状Au电极。经步骤102中相同电子束刻蚀工艺获得带有长200nm、宽50nm狭颈的IOOnm宽条形图案，清洗干燥后在未被光刻胶遮蔽的氧化硅表面蒸发沉积5 IOnm厚的Ti薄膜粘附层，然后在其基础上以O. 3 O. 5nm/s的速率蒸发沉积25 30nm厚的Au膜，Ti膜的沉积使得Au电极与绝缘层更牢固地结合。用丙酮将基片上的电子束抗蚀剂和无关的杂质清洗掉(可借助超声波震荡5 15s)后，再用流动的丙酮、无水乙醇和去离子水依次冲洗，干燥后得到突出的Ti-Au薄膜图案，如图2中标号为11所示的过程和标号为14所示的过程。狭颈状的Au电极也可用光学光刻工艺获得，小尺度的Au电极则可通过聚焦离子束沉积实现简单、清洁的制备。在步骤104，将压电陶瓷基片置于真空室内。在Au电极两端和压电陶瓷基片的两侧分别焊接导线，压电陶瓷基片(3-12)及Au电极上焊有的导线从真空室中引出(可接入相·应的测量和控制电路)。在压电陶瓷基片极化方向施加20 30V的偏压，利用逆向压电效应使压电陶瓷基片产生机械形变，在压电陶瓷基片上表面的Au膜随之拉伸直至断裂后断电，Au膜由于其下氧化硅粘附层产生应力变形而无法重新接触，留下约3 5nm的间隙，如图2中标号12所示的过程。在步骤105，在纳米间隙中组装有机分子形成分子结。通过给原位制备测试装置中的坩埚分子蒸发源通电加热，使正辛硫醇分子热蒸发沉积在金电极间隙中形成分子结，如图2中标号13所示的过程。实例4在步骤101，清洗压电陶瓷基片。采用压电应变常数为2. 25X10-10m/v的P8_l压电陶瓷(锆钛酸铅)作基片，依次浸入丙酮、无水乙醇和去离子水中分别超声波清洗5 8分钟，洗去压电陶瓷基片上残留的无机物及有机物以确保其具有良好的电荷传输能力，静置以待其自然干燥。在步骤102，制备碳化硅薄膜。如图2中标号为I所示的过程，先在压电陶瓷基片表面采用反应磁控溅射法沉积厚度为50 70nm的碳化硅薄膜，以单晶硅为靶材，氩气作为工作气体，甲烷作反应气体，工艺参数范围为甲烷体积分数40 70%，反应气压O. 1-0. 5Pa。也可通过PECVD法获得，工艺参数范围为基片温度150 180°C、射频功率150 200W、工作气体氦气流量为400cm3/min,反应气体流量比m(SiH4) m(SiH4) =80 :20cm3/min、反应气压 80 120Pa。如图2中标号为7所示的过程，在获得的碳化硅薄膜表面旋涂ZEP 520A正性电子束抗蚀剂，旋涂量为O. I O. 2 μ m，以3 5千转/分钟的速度匀胶40 60s，然后前烘120 140s，温度控制在160 180°C，以去除其中的有机溶剂。将其放入电子束刻蚀系统曝光(采用300 400pA的曝光束流)后获得带有宽50nm的条形图案，如图2中标号为8所示的过程，在乙酸正戊酯溶液(23°C)中显影90s后再在异丙醇溶液(23°C)中定影30s，最后用去离子水进行清洗并放入烘箱中后烘50 70分钟，温度控制在110 120°C。以干燥后得到的突出光刻胶图案作牺牲层，通过反应离子蚀刻使牺牲层和未被遮蔽的碳化硅层减薄25 40nm，如图2中标号为9所示的过程，去胶后获得中间凸起的条状氧化硅薄膜，如图2中标号为10所示的过程。在步骤103，制备两头宽中间窄的狭颈状Au电极。经步骤102中相同电子束刻蚀工艺获得带有长200nm、宽50nm狭颈的IOOnm宽条形图案，清洗干燥后在未被光刻胶遮蔽的碳化娃表面蒸发沉积5 IOnm厚的Ti薄膜粘附层,然后在其基础上以O. 3 O. 5nm/s的速率蒸发沉积25 30nm厚的Au膜，Ti膜的沉积使得Au电极与绝缘层更牢固地结合。用丙酮将基片上的电子束抗蚀剂和无关的杂质清洗掉(可借助超声波震荡5 15s)后，再用流动的丙酮、无水乙醇和去离子水依次冲洗，干燥后得到突出的Ti-Au薄膜图案，如图2中标号为11和标号为14所示的过程。狭颈状的Au电极也可用光学光刻工艺获得，小尺度的电极则可通过聚焦离子束沉积实现简单、清洁的制备。在步骤104，将压电陶瓷基片放置于真空室内，在Au电极两端和压电陶瓷基片的两侧分别焊接导线，压电陶瓷基片(3-12)及Au电极上焊有的导线从原位制备测试装置的 真空室中引出(可接入相应的测量和控制电路)。在压电陶瓷基片极化方向施加20 30V的偏压，利用逆向压电效应使压电陶瓷基片产生机械形变，在压电陶瓷基片上表面的Au膜随之拉伸直至断裂后断电，Au膜由于其下碳化硅粘附层产生应力变形而无法重新接触，留下约3 5nm的间隙，如图2中标号为12所示的过程。在步骤105，在纳米间隙中组装有机分子形成分子结。向真空室通入2毫摩尔/升的十二烷硫醇的四氢呋喃溶液，22 26小时后分子在Au电极间隙中自组装形成分子结(如图 2-13)。利用实施例I 实施例4所制备的微纳米尺度条状长方体凸起结构有利于下一步Au膜的拉断以形成稳定的纳米间隙，保证了分子结在测试过程中的可寻址性。采用电镜扫描上述实施方式所制备的分子结，发现所形成的间隙为4 15nm，进而说明上述实施方式所制备的分子结为纳米尺度分子结，成功率可达95%以上。虽然以上描述了本发明的具体实施方式
，但是本领域内的熟练的技术人员应当理解，这些仅是举例说明，可以对这些实施方式做出多种变更或修改，而不背离本发明的原理和实质。本发明的范围仅有所附权利要求书限定。
权利要求
1.一种可寻址纳米尺度分子结制备方法，其特征在于包括以下步骤 步骤I、清洗压电陶瓷基片； 步骤2、在压电陶瓷基片上制备绝缘层薄膜并在中间位置获得微纳米尺度条状凸起结构； 所述在压电陶瓷基片上制备绝缘层薄膜采用等离子体增强化学气相沉积法或反应磁控溅射法实现；绝缘层薄膜的材料为氮化硅或氧化硅或碳化硅； 所述在薄膜上获得微纳米尺度条状凸起结构的方法有两种，选择其中任意一种方法均可第一种方法为在上述绝缘层薄膜中间位置光刻获得凸起结构图案作牺牲层，经反应离子蚀刻同时减薄牺牲层和未遮蔽的氮化硅或氧化硅或碳化硅膜层后，去胶得到中间凸起结构；第二种方法为通过在上述绝缘层薄膜上直接聚焦离子束沉积Al膜后表面氧化生长一层氧化招薄膜作凸起结构； 步骤3、在所述绝缘层薄膜上制备两头宽中间窄的狭颈状Au电极膜层，方法为狭颈处的线宽在50 120nm之间的Au电极是通过先在绝缘层薄膜上光刻出带狭颈的图案，再蒸发或溅射沉积金属膜层后去除光刻胶获得；狭颈处的线宽在30 50nm的Au电极通过直接在绝缘层薄膜上聚焦离子束沉积获得；其中，所述光刻包括光学光刻与电子束光刻； 步骤4、将压电陶瓷基片放置在真空室内，再将压电陶瓷基片的两侧分别焊接导线并引出真空室；之后给压电陶瓷基片通电，使Au电极膜层断裂获得纳米尺度间隙的金属电极对； Au电极间纳米尺度间隙的形成过程为在压电陶瓷极化方向施加20 30V的偏压，利用逆向压电效应使压电陶瓷产生机械形变，其上表面的Au电极膜随之拉伸直至断裂，断裂处形成纳米尺度间隙； 步骤5、在纳米尺度电极间隙中填充有机分子材料获得可寻址的纳米尺度分子结； 所述填充有机分子材料的方法有两种，任选其一即可一种是向真空室中通入目标分子的无水乙醇或四氢呋喃溶液2 3小时，溶液浓度为I 2毫摩尔/升，在纳米裂隙中形成自组装分子层；第二种方法是通过坩埚分子蒸发源蒸发沉积的方法填充目标分子。
2.根据权利要求I所述的可寻址纳米尺度分子结制备方法，其特征在于步骤2所述的绝缘层薄膜的厚为50 70nm。
3.根据权利要求I所述的可寻址纳米尺度分子结制备方法，其特征在于步骤2所述的同时减薄牺牲层和未遮蔽的氮化硅或氧化硅或碳化硅膜层，减薄的厚度为25 30nm。
4.根据权利要求I所述的可寻址纳米尺度分子结制备方法，其特征在于步骤3所述的两头宽中间窄的狭颈状Au电极膜层，其中，狭颈处的线宽取值在30 120nm ；Au电极膜层厚度的取值为25 30nm。
5.根据权利要求I所述的可寻址纳米尺度分子结制备方法，其特征在于步骤5所述的目标分子为正十二硫醇或I-癸硫醇或正辛硫醇。
全文摘要
一种可寻址纳米尺度分子结制备方法，属于纳米材料微细加工及纳米电子器件测试领域。本发明的方法为首先清洗压电陶瓷基片；在压电陶瓷基片上制备绝缘层薄膜并在中间位置获得微纳米尺度条状凸起；在绝缘层薄膜上制备狭颈状Au电极膜层；将压电陶瓷基片放置在真空室内，再将压电陶瓷基片的两侧分别焊接导线并引出真空室；之后给压电陶瓷基片通电，使Au电极膜层断裂获得纳米尺度间隙的金属电极对；最后在纳米尺度电极间隙中填充有机分子材料获得可寻址的纳米尺度分子结。本发明通过调整压电陶瓷两端的偏压和通电时间获得间隙可控的纳米尺度Au电极对，在间隙中的分子自组装避免了在分子层上沉积上电极时金属分子界面出现的污染和热致烧蚀现象。
文档编号B82Y10/00GK102903848SQ20121041424
公开日2013年1月30日 申请日期2012年10月24日 优先权日2012年10月24日
发明者李建昌, 吴隽稚, 周成 申请人:东北大学