集成mems器件及其制作方法
【专利摘要】一种集成MEMS器件及其制作方法。本发明在MOS晶体管的金属互连结构上堆栈三轴AMR?MEMS器件，三轴AMR中，位于水平面内的两个垂直维度的X轴方向各向异性磁电阻条与Y轴方向各向异性磁电阻条形成在介质层表面，位于竖直方向的第三维度的Z轴方向各向异性磁电阻条形成在沟槽的侧壁，上述沟槽在形成过程中以MOS晶体管的某层金属线图案上所形成的刻蚀终止层为刻蚀终点。上述方案不仅制作了三个相互垂直维度的各向异性磁电阻条，且将AMR?MEMS器件与MOS晶体管集成在一起，避免了各自制作，减小了体积。
【专利说明】集成MEMS器件及其制作方法
【技术领域】
[0001]本发明涉及半导体制造【技术领域】，尤其涉及一种集成MEMS器件及其制作方法。
【背景技术】
[0002]微机电系统(Micro-Electro-Mechanical_System,MEMS)，是将微电子技术与机械工程融合在一起的一种新技术。MEMS器件，相对于传统的半导体器件，具有多种优势，例如体积小，成本低，集成化程度高，近年来，逐渐使用在例如各种传感器中。
[0003]各向异性磁电阻(Anisotropic Magneto Resistive,AMR)效应是指铁磁材料的电阻率随自身磁化强度和电流方向夹角改变而变化的现象。基于AMR制造的MEMS器件具有灵敏度高、热稳定性好、材料成本低、制作工艺简单的特点，已成为未来发展的方向。
[0004]现有技术中，基于AMR制造的MEMS器件具有一些不足，例如只能进行一维或二维的传感，又例如MOS器件是半导体中的基本器件，现有的AMR制造的MEMS器件与MOS器件需分别制作，之后封装在一起，造成工艺复杂。
[0005]针对上述不足，本发明提供一种集成MEMS器件及其制作方法加以改进。
【发明内容】
[0006]本发明实现的目的是提供一种集成MEMS器件，实现MOS器件与三轴各向异性磁电阻集成。
[0007]为实现上述目的，本发明的一方面提供一种集成MEMS器件，包括:
[0008]半导体衬底，所述半导体衬底上具有MOS晶体管以及第一金属互连结构，所述第一金属互连结构用于将MOS晶体管的信号引入与引出，所述第一金属互连结构中，至少一个金属线图案上覆盖有刻蚀停止层；
[0009]覆盖所述第一金属互连结构的介质层，所述介质层表面具有X轴方向各向异性磁电阻条与Y轴方向各向异性磁电阻条，所述X轴方向各向异性磁电阻条与Y轴方向各向异性磁电阻条垂直；
[0010]至少形成在所述介质层内的凹槽，所述凹槽的底部暴露所述刻蚀停止层，所述凹槽的侧壁具有Z轴方向各向异性磁电阻条,所述Z轴方向各向异性磁电阻条的一端与所述刻蚀停止层接触，所述Z轴方向各向异性磁电阻条分别与所述X轴方向各向异性磁电阻条、Y轴方向各向异性磁电阻条垂直。
[0011]可选地，所述集成器件还包括MM电容，所述刻蚀停止层位于MM电容的上极板上。
[0012]可选地，所述X轴方向各向异性磁电阻条上形成有第一子金属互连结构，用于检测X轴方向各向异性磁电阻条的电阻变化；所述Y轴方向各向异性磁电阻条上形成有第二子金属互连结构，用于检测Y轴方向各向异性磁电阻条的电阻变化。
[0013]可选地，所述X轴方向各向异性磁电阻条上形成有第一子金属互连结构，用于检测Z轴方向各向异性磁电阻条与X轴方向各向异性磁电阻条I禹合后，X轴方向各向异性磁电阻条的电阻变化。
[0014]可选地，所述Y轴方向各向异性磁电阻条上形成有第二子金属互连结构，用于检测Z轴方向各向异性磁电阻条与Y轴方向各向异性磁电阻条I禹合后，Y轴方向各向异性磁电阻条的电阻变化。
[0015]可选地，所述介质层表面还具有局域金属连线层，所述局域金属连线层与第一金属互连结构中的金属线图案电连接，所述局域金属连线层上形成有第二金属互连结构，用于将所述半导体衬底上的MOS晶体管的信号引入与引出。
[0016]本发明的另一方面提供一种集成MEMS器件的制作方法，包括:
[0017]提供半导体衬底，所述半导体衬底上具有MOS晶体管以及第一金属互连结构，所述第一金属互连结构用于将MOS晶体管的信号引入与引出，所述第一金属互连结构中，至少一个金属线图案上覆盖有刻蚀停止层；
[0018]形成覆盖所述第一金属互连结构的介质层；
[0019]至少在所述介质层内形成凹槽，所述凹槽的底部暴露所述刻蚀停止层；
[0020]在所述凹槽的底部、侧壁以及凹槽外的介质层表面形成各向异性磁电阻条，刻蚀去除部分区域的所述各向异性磁电阻条，以在所述介质层表面形成X轴方向各向异性磁电阻条和Y轴方向各向异性磁电阻条，凹槽的侧壁形成Z轴方向各向异性磁电阻条；x轴方向各向异性磁电阻条与Y轴方向各向异性磁电阻条垂直，所述Z轴方向各向异性磁电阻条的一端与所述刻蚀停止层接触，所述Z轴方向各向异性磁电阻条分别与所述X轴方向各向异性磁电阻条、Y轴方向各向异性磁电阻条垂直。
[0021 ] 可选地，覆盖有刻蚀停止层的金属线图案上具有MM电容，所述刻蚀停止层位于所述MM电容的上极板上。
[0022]可选地，所述制作方法还包括:在所述X轴方向各向异性磁电阻条、Y轴方向各向异性磁电阻条、Z轴方向各向异性磁电阻条、沟槽内壁以及沟槽外的介质层表面形成钝化层，并去除部分区域钝化层以部分暴露所述X轴方向各向异性磁电阻条与Y轴方向各向异性磁电阻条，在暴露的所述X轴方向各向异性磁电阻条和Y轴各向异性磁电阻条上分别形成第一子金属互连结构与第二子金属互连结构。
[0023]可选地，在所述介质层内形成凹槽前，还至少在所述介质层内形成导电插塞，所述导电插塞与所述第一金属互连结构的金属线图案连接，在所述导电插塞上形成局域金属连线层；
[0024]在所述X轴方向各向异性磁电阻条、Y轴方向各向异性磁电阻条、Z轴方向各向异性磁电阻条、沟槽内壁以及沟槽外的介质层表面形成钝化层时，还在所述局域金属连线层上形成钝化层；
[0025]去除部分区域钝化层以部分暴露所述X轴方向各向异性磁电阻条与Y轴方向各向异性磁电阻条时，还去除所述钝化层以部分暴露所述局域金属连线层；
[0026]在暴露的所述X轴方向各向异性磁电阻条和Y轴各向异性磁电阻条上分别形成第一子金属互连结构与第二子金属互连结构时，还在所述局域金属连线层上形成第二金属互连结构，用于将所述半导体衬底上的MOS晶体管的信号引入与引出。
[0027]与现有技术相比，本发明的技术方案具有以下优点:1)在MOS晶体管的金属互连结构上堆栈三轴AMR MEMS器件，三轴AMR中，位于水平面内的两个垂直维度的X轴方向各向异性磁电阻条与Y轴方向各向异性磁电阻条形成在介质层表面，位于竖直方向的第三维度的Z轴方向各向异性磁电阻条形成在沟槽的侧壁，上述沟槽在形成过程中以MOS晶体管的某层金属线图案上所形成的刻蚀终止层为刻蚀终点。上述方案不仅制作了三个相互垂直维度的各向异性磁电阻条，且将AMR MEMS器件与MOS晶体管集成在一起，避免了各自制作，减小了体积。
[0028]2)可选方案中，上述MEMS器件还包括MM电容，上述刻蚀终止层位于MM电容的上极板上,该上极板材质例如为氮氧化硅,本方案利用了 MIM电容的上极板上的氮氧化硅，更进一步实现了器件集成，减小体积。
【专利附图】
【附图说明】
[0029]图1至图6是本发明一实施例的集成MEMS器件在不同制作阶段的截面结构示意图。
【具体实施方式】
[0030]如【背景技术】中所述，现有的包含各向异性磁电阻的MEMS器件一方面只能进行一维或二维的传感，另一方面与CMOS器件需分别制作，之后封装在一起，造成工艺复杂。为解决上述技术问题，本发明在MOS晶体管的金属互连结构上堆栈三轴AMR MEMS器件，三轴AMR中，位于水平面内的两个垂直维度的X轴方向各向异性磁电阻条与Y轴方向各向异性磁电阻条形成在介质层表面，位于竖直方向的第三维度的Z轴方向各向异性磁电阻条形成在沟槽的侧壁，上述沟槽在形成过程中以MOS晶体管的某层金属线图案上所形成的刻蚀终止层为刻蚀终点。上述方案不仅制作了三个相互垂直维度的各向异性磁电阻条，且将AMR MEMS器件与MOS晶体管集成在一起，避免了各自制作，减小了体积。
[0031]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0032]图1至图6是本发明一个实施例中的集成MEMS器件的制作方法在各阶段的截面结构示意图。
[0033]以下参照图1至图6所示详细介绍该制作方法。
[0034]首先，参照图1所示，提供半导体衬底10，半导体衬底10上具有MOS晶体管101以及第一金属互连结构11，第一金属互连结构11用于将MOS晶体管101的信号引入与引出，该第一金属互连结构11中，一个第二层金属线图案111上覆盖有刻蚀停止层12。
[0035]在具体实施过程中，半导体衬底10上的MOS晶体管101具有若干个，图1中示意出两个，第一金属互连结构11包括第一层金属线图案110、第二层金属线图案111、顶层金属线图案112共三层，各层金属线图案110、111、112间采用导电插塞电互连，各层金属线图案110、111、112以及导电插塞采用层间介质层14电绝缘。其它实施例中，第一金属互连结构11可以包括多层金属线图案。各层金属线图案110、111、112的材质例如为铜或铝等现有的金属线图案材质。各层金属线图案110、111、112间的导电插塞的材质例如为钨等，形成方法参照现有技术中的形成方法。
[0036]参照图1所示，本实施例中，刻蚀停止层12形成在倒数第二层金属线图案111上，其它实施例中，刻蚀停止层12也可以形成在其它层的金属线图案上，例如图1中的第一层金属线图案110或顶层金属线图案112上。本实施例中，该集成MEMS器件包括MM电容13，MIM电容13以金属线图案111为下极板，上极板材质为氮化钛，其上形成有氮氧化硅层，该上极板上的氮氧化硅层充当刻蚀停止层12。其它实施例中，刻蚀停止层12材质也可以为氮化硅。
[0037]位于同层的金属线图案110、111、112具有多个，相互之间电互连或绝缘，本实施例中，位于顶层的金属线图案112具有三个，三者之间电绝缘。
[0038]接着，参照图2所示，形成覆盖所述第一金属互连结构11的介质层15。
[0039]介质层15的材质例如为二氧化硅。二氧化硅的形成方法参照现有技术中的形成方法，之后采用化学机械研磨平坦上表面。
[0040]上述工序为MOS晶体管制作过程中的工序。以下进入AMR MEMS器件工序。
[0041]仍参照图2所不,在所述介质层15内形成导电插塞16,所述导电插塞16与所述第一金属互连结构11的顶层金属线图案112连接，之后在所述导电插塞16上形成局域金属连线层 17 (Local Interconnect Layer)。
[0042]导电插塞16的材质例如为钨等，形成方法参照现有技术中的形成方法。
[0043]局域金属连线层17的材质例如为铝，其形成方法例如在介质层15以及暴露的导电插塞16上表面形成沉积一层铝，后形成一层光刻胶，曝光显影后，干法刻蚀去除其它区域的铝，保留导电插塞16顶部的铝。其它实施例中，也可以采用填充沟槽的方式形成上述局域金属连线层17，材质例如为铜。
[0044]然后，参照图3所示，所述介质层15以及第一金属互连结构11中的层间介质层14内形成凹槽18，所述凹槽18的底部暴露所述刻蚀停止层12 ;在所述凹槽18的底部、侧壁以及凹槽18外的介质层15表面形成各向异性磁电阻条，刻蚀去除部分区域的所述各向异性磁电阻条，以在所述介质层15表面形成X轴方向各向异性磁电阻条19和Y轴方向各向异性磁电阻条20，凹槽18的侧壁形成Z轴方向各向异性磁电阻条21 ;X轴方向各向异性磁电阻条19与Y轴方向各向异性磁电阻条20垂直,所述Z轴方向各向异性磁电阻条21的一端与所述刻蚀停止层12接触，所述Z轴方向各向异性磁电阻条21分别与所述X轴方向各向异性磁电阻条19、Y轴方向各向异性磁电阻条20垂直。
[0045]上述刻蚀形成凹槽18的方案为现有的光刻、干法刻蚀。
[0046]各向异性磁电阻条的材质例如为NiFe合金，去除部分区域的NiFe合金，例如采用掩膜板光刻后，干法刻蚀实现，需要说明的是，基于曝光精度以及刻蚀工艺中的偏差，如图3所示，Z轴方向各向异性磁电阻条21除了位于沟槽18侧壁的竖直部分，在沟槽18外的介质层15上也具有部分，以及在沟槽18底部上也具有部分(未图示)。
[0047]本实施例中，参照图3所示，X轴方向各向异性磁电阻条19与Y轴方向各向异性磁电阻条20形成在介质层15的表面，X轴方向各向异性磁电阻条19沿水平(或称左右)方向延伸，Y轴方向各向异性磁电阻条20沿纸面内外方向延伸，两者之间在两个维度上垂直。
[0048]Z轴方向各向异性磁电阻条21由于形成在侧壁上，因而沿竖直方向上下延伸。图3中,X轴方向各向异性磁电阻条19分别具有相对的第一端与第二端,其中第一端靠近Z轴方向各向异性磁电阻条21。为实现Z轴方向各向异性磁电阻条21与X轴方向各向异性磁电阻条19的良好磁场I禹合，X轴方向各向异性磁电阻条19的第一端与Z轴方向各向异性磁电阻条21的间距较小。
[0049]可以理解的是，Y轴方向各向异性磁电阻条20也分别具有相对的第一端与第二端，其它实施例中，可以其中第一端靠近Z轴方向各向异性磁电阻条21。类似地，为实现Z轴方向各向异性磁电阻条21与Y轴方向各向异性磁电阻条20的良好磁场I禹合，Y轴方向各向异性磁电阻条20的第一端与Z轴方向各向异性磁电阻条21的间距较小。
[0050]为将X轴方向各向异性磁电阻条19、Y轴方向各向异性磁电阻条20的信号引出，本实施例中，参照图4至图6所示，在X轴方向各向异性磁电阻条19制作第一子金属互连结构、Y轴方向各向异性磁电阻条20上制作第二子金属互连结构。上述过程中，同时制作了将MOS晶体管信号引入及引出的第二金属互连结构。以下详细介绍。
[0051]首先，参照图4所示，在图3所示半导体结构上形成钝化层22，即在X轴方向各向异性磁电阻条19、Y轴方向各向异性磁电阻条20、Z轴方向各向异性磁电阻条21、沟槽18内壁以及沟槽18外的介质层15表面形成钝化层22，上述钝化层22的材质为氮化硅，之后在钝化层22对应X轴方向各向异性磁电阻条19、Y轴方向各向异性磁电阻条20的两端各自形成一个第一子沟槽23,以分别暴露X轴方向各向异性磁电阻条19、Y轴方向各向异性磁电阻条20的两端。其中，Y轴方向各向异性磁电阻条20由于沿纸面向内延伸，由于剖面位置选取原因，因而图4中Y轴方向各向异性磁电阻条20上只显示出一个第一子沟槽23。
[0052]本步骤中，仍参照图4所示，形成钝化层22过程中，也在局域金属连线层17上形成钝化层22。去除部分区域的钝化层22，形成暴露X轴方向各向异性磁电阻条19、Y轴方向各向异性磁电阻条20的两端的第一子沟槽23时，还形成暴露局域金属连线层17部分区域的第一子沟槽23。
[0053]接着，参照图5所示，在钝化层22表面和第一子沟槽23 (参照图4所示)内形成沉积一层第一金属材料层，材质为铝，后形成一层光刻胶，曝光显影，干法刻蚀去除其它区域的第一金属材料层后，保留与X轴方向各向异性磁电阻条19、Y轴方向各向异性磁电阻条20的两端连接的第一金属材料层24。
[0054]可以理解的是，上述步骤中，填充在第一子沟槽23内的第一金属材料层24形成了一个类似导电插塞的电互连部分，位于第一子沟槽23外的第一金属材料层24形成了类似金属线图案的电互连部分。
[0055]本步骤中，仍参照图5所示，上述沉积第一金属材料层、形成光刻胶，曝光显影，干法刻蚀去除其它区域的第一金属材料层，保留与X轴方向各向异性磁电阻条19、γ轴方向各向异性磁电阻条20的两端连接的第一金属材料层24时，还保留了与局域金属连线层17连接的第一金属材料层24。可以理解的是，上述步骤中，填充在局暴露域金属连线层17的第一子沟槽23 (参照图4所示)内的第一金属材料层24形成了一个类似导电插塞的电互连部分，位于第一子沟槽23外的第一金属材料层24形成了类似金属线图案的电互连部分。
[0056]参照图6所不,接着,在第一金属材料层24、钝化层22上形成第一介质层25,第一介质层25的材质例如为二氧化硅。
[0057]刻蚀第一介质层25形成第二子沟槽26,该第二子沟槽26暴露出第一金属材料层24。之后，在第二子沟槽26内形成第二金属材料层27，上述第二金属材料层27可以不填满第二子沟槽26，如图6所示，只形成在侧壁及沟槽外部分区域。
[0058]本步骤中，与局域金属连线层17连接的第一金属材料层24上也形成了第二子沟槽26，第二子沟槽26内形成了第二金属材料层27。
[0059]本实施例中，与X轴方向各向异性磁电阻条19电连接的第一金属材料层24、第二金属材料层26形成了第一子金属互连结构，可以对X轴方向各向异性磁电阻条19随外界磁场变化引起的自身电阻变化进行检测。与Y轴方向各向异性磁电阻条20电连接的第一金属材料层24、第二金属材料层26形成了第二子金属互连结构，可以对Y轴方向各向异性磁电阻条20随外界磁场变化引起的自身电阻变化进行检测。Z轴方向各向异性磁电阻条21的一端与刻蚀停止层12连接，Z轴方向各向异性磁电阻条21随外界磁场变化引起的电阻变化，可以通过与其耦合的X轴方向各向异性磁电阻条19所连接的第一子金属互连结构检测。
[0060]对于米用Z轴方向各向异性磁电阻条21与Y轴方向各向异性磁电阻条20 f禹合，通过Y轴方向各向异性磁电阻条20检测Z轴方向各向异性磁电阻条21上的电阻变化情况的方案，上述电阻变化通过Y轴方向各向异性磁电阻条20所连接的第二子金属互连结构检测。
[0061]此外，与局域金属连线层17电连接的第一金属材料层24、第二金属材料层26形成了第二金属互连结构，可以将半导体衬底10上的MOS晶体管的信号引入与引出。
[0062]可以理解的是，上述第一子金属互连结构、第二子金属互连结构以及第二金属互连结构还可以制作多层。
[0063]上述实施例中，参照图6所不,局域金属连线层17的厚度大于X轴方向各向异性磁电阻条19、Y轴方向各向异性磁电阻条20以及Z轴方向各向异性磁电阻条21的厚度，因而，第一子金属互连结构、第二子金属互连结构以及第二金属互连结构中的金属线图案材质为铝，采用光刻、干法刻蚀图形化。其它实施例中，局域金属连线层17的厚度也可以等于X轴方向各向异性磁电阻条19、Υ轴方向各向异性磁电阻条20以及Z轴方向各向异性磁电阻条21的厚度，此时，第一子金属互连结构、第二子金属互连结构以及第二金属互连结构中的金属线图案材质可以为铜，采用填充沟槽，化学机械研磨去除沟槽外多余的铜实现。
[0064]至此，本实施例形成了一种集成MEMS器件。参照图6所示，该MEMS器件包括:
[0065]半导体衬底10，半导体衬底10上具有MOS晶体管101以及第一金属互连结构11，所述第一金属互连结构11用于将MOS晶体管101的信号引入与引出，所述金属第一互连结构11中，一个第二层金属线图案111上覆盖有刻蚀停止层12 ；
[0066]覆盖所述第一金属互连结构11的介质层15，所述介质层15表面具有X轴方向各向异性磁电阻条19与Y轴方向各向异性磁电阻条20,所述X轴方向各向异性磁电阻条19与Y轴方向各向异性磁电阻条20垂直；
[0067]形成在所述介质层15以及第一金属互连结构11的层间介质层14内的凹槽18，所述凹槽18的底部暴露所述刻蚀停止12，所述凹槽18侧壁具有Z轴方向各向异性磁电阻条21，所述Z轴方向各向异性磁电阻条21的一端与所述刻蚀停止层12接触，所述Z轴方向各向异性磁电阻条21分别与所述X轴方向各向异性磁电阻条19、Υ轴方向各向异性磁电阻条20垂直。
[0068]此外，上述集成MEMS器件还包括MM电容13，所述刻蚀停止层12位于MM电容13的上极板上。
[0069]X轴方向各向异性磁电阻条19上形成有第一子金属互连结构，用于检测X轴方向各向异性磁电阻条19的电阻变化；所述Y轴方向各向异性磁电阻条20上形成有第二子金属互连结构，用于检测Y轴方向各向异性磁电阻条20的电阻变化。X轴方向各向异性磁电阻条19与Z轴方向各向异性磁电阻条21靠得较近，因而第一子金属互连结构还可以用于检测Z轴方向各向异性磁电阻条21与X轴方向各向异性磁电阻条19 f禹合后，X轴方向各向异性磁电阻条19的电阻变化。
[0070]另外，介质层15表面还具有局域金属连线层17，所述局域金属连线层17与第一金属互连结构11中的金属线图案112电连接，所述局域金属连线层17上形成有第二金属互连结构，用于将所述半导体衬底10上的MOS晶体管的信号引入与引出。
[0071]上述实施例中，参照图6所示，刻蚀停止层12形成在第一金属互连线11的倒数第二层的金属线图案111上，以在MM电容13上极板上能形成金属互连结构将其信号引出。其它实施例中，刻蚀停止层12也可以形成在倒数第一层(即顶层金属线图案112)或其它层的金属线图案上。
[0072]其它实施例中，为更准确检测出由于X轴方向磁场干扰，造成X轴方向各向异性磁电阻条19的电阻变化，即排除Z轴方向各向异性磁电阻条21的耦合，还可以单独设置X轴方向各向异性磁电阻条19，上述单独设置的X轴方向各向异性磁电阻条19距离Z轴方向各向异性磁电阻条21较远,可以与与Z轴方向各向异性磁电阻条21 f禹合的X轴方向各向异性磁电阻条19、Y轴方向各向异性磁电阻条20以及Z轴方向各向异性磁电阻条21同一步骤中形成。
[0073]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【权利要求】
1.一种集成MEMS器件，其特征在于，包括: 半导体衬底，所述半导体衬底上具有MOS晶体管以及第一金属互连结构，所述第一金属互连结构用于将MOS晶体管的信号引入与引出，所述第一金属互连结构中，至少一个金属线图案上覆盖有刻蚀停止层； 覆盖所述第一金属互连结构的介质层，所述介质层表面具有X轴方向各向异性磁电阻条与Y轴方向各向异性磁电阻条，所述X轴方向各向异性磁电阻条与Y轴方向各向异性磁电阻条垂直； 至少形成在所述介质层内的凹槽，所述凹槽的底部暴露所述刻蚀停止层，所述凹槽的侧壁具有Z轴方向各向异性磁电阻条,所述Z轴方向各向异性磁电阻条的一端与所述刻蚀停止层接触，所述Z轴方向各向异性磁电阻条分别与所述X轴方向各向异性磁电阻条、Y轴方向各向异性磁电阻条垂直。
2.根据权利要求1所述的集成MEMS器件，其特征在于，还包括MM电容，所述刻蚀停止层位于MIM电容的上极板上。
3.根据权利要求1所述的集成MEMS器件，其特征在于，所述X轴方向各向异性磁电阻条上形成有第一子金属互连结构，用于检测X轴方向各向异性磁电阻条的电阻变化；所述Y轴方向各向异性磁电阻条上形成有第二子金属互连结构，用于检测Y轴方向各向异性磁电阻条的电阻变化。
4.根据权利要求1所述的集成MEMS器件，其特征在于，所述X轴方向各向异性磁电阻条上形成有第一子金属互连结构，用于检测Z轴方向各向异性磁电阻条与X轴方向各向异性磁电阻条耦合后，X轴方向各向异性磁电阻条的电阻变化。
5.根据权利要求1所述的集成MEMS器件，其特征在于，所述Y轴方向各向异性磁电阻条上形成有第二子金属互连结构，用于检测Z轴方向各向异性磁电阻条与Y轴方向各向异性磁电阻条耦合后，Y轴方向各向异性磁电阻条的电阻变化。
6.根据权利要求1所述的集成MEMS器件，其特征在于，所述介质层表面还具有局域金属连线层，所述局域金属连线层与第一金属互连结构中的金属线图案电连接，所述局域金属连线层上形成有第二金属互连结构，用于将所述半导体衬底上的MOS晶体管的信号引入与引出。
7.一种集成MEMS器件的制作方法，其特征在于，包括: 提供半导体衬底，所述半导体衬底上具有MOS晶体管以及第一金属互连结构，所述第一金属互连结构用于将MOS晶体管的信号引入与引出，所述第一金属互连结构中，至少一个金属线图案上覆盖有刻蚀停止层； 形成覆盖所述第一金属互连结构的介质层； 至少在所述介质层内形成凹槽，所述凹槽的底部暴露所述刻蚀停止层； 在所述凹槽的底部、侧壁以及凹槽外的介质层表面形成各向异性磁电阻条，刻蚀去除部分区域的所述各向异性磁电阻条，以在所述介质层表面形成X轴方向各向异性磁电阻条和Y轴方向各向异性磁电阻条，凹槽的侧壁形成Z轴方向各向异性磁电阻条；x轴方向各向异性磁电阻条与Y轴方向各向异性磁电阻条垂直，所述Z轴方向各向异性磁电阻条的一端与所述刻蚀停止层接触，所述Z轴方向各向异性磁电阻条分别与所述X轴方向各向异性磁电阻条、Y轴方向各向异性磁电阻条垂直。
8.根据权利要求7所述的制作方法，其特征在于，覆盖有刻蚀停止层的金属线图案上具有MM电容，所述刻蚀停止层位于所述MM电容的上极板上。
9.根据权利要求7所述的制作方法，其特征在于，还包括:在所述X轴方向各向异性磁电阻条、Y轴方向各向异性磁电阻条、Z轴方向各向异性磁电阻条、沟槽内壁以及沟槽外的介质层表面形成钝化层，并去除部分区域钝化层以部分暴露所述X轴方向各向异性磁电阻条与Y轴方向各向异性磁电阻条，在暴露的所述X轴方向各向异性磁电阻条和Y轴各向异性磁电阻条上分别形成第一子金属互连结构与第二子金属互连结构。
10.根据权利要求9所述的制作方法，其特征在于，在所述介质层内形成凹槽前，还至少在所述介质层内形成导电插塞，所述导电插塞与所述第一金属互连结构的金属线图案连接，在所述导电插塞上形成局域金属连线层； 在所述X轴方向各向异性磁电阻条、Y轴方向各向异性磁电阻条、Z轴方向各向异性磁电阻条、沟槽内壁以及沟槽外的介质层表面形成钝化层时，还在所述局域金属连线层上形成钝化层； 去除部分区域钝化层以部分暴露所述X轴方向各向异性磁电阻条与Y轴方向各向异性磁电阻条时，还去除所述钝化层以部分暴露所述局域金属连线层； 在暴露的所述X轴方向各向异性磁电阻条和Y轴各向异性磁电阻条上分别形成第一子金属互连结构与第二子金属互连结构时，还在所述局域金属连线层上形成第二金属互连结构，用于将所述半导体衬底上的MOS晶体管的信号引入与引出。
【文档编号】B81C1/00GK104176698SQ201410428773
【公开日】2014年12月3日 申请日期:2014年8月27日 优先权日:2014年8月27日
【发明者】叶滋婧, 王健鹏, 时廷, 王俊杰 申请人:上海华虹宏力半导体制造有限公司