一种纳米线及阵列的形成方法
【技术领域】
[0001]本发明涉及半导体制造领域，特别涉及一种纳米线及阵列的形成方法。
【背景技术】
[0002]纳米线技术是目前研究的热点，在集成电路及生物医学等领域具有广泛的应用前景，如具有超低静态功耗和较高的驱动电流的纳米线晶体管，是集成电路22纳米以下极有潜力的器件结构，以及用于无标签分子检测的纳米线传感器，其具有更高的灵敏度和更快的检测速度，也是研究中的热点。
[0003]纳米线的制造是纳米线技术中的关键，目前，intel采用外延硅/锗硅叠层，在干法刻蚀之后，选择性腐蚀掉硅层或锗硅层从而形成纳米线，该方法能够精确控制纳米线的宽度，但与传统的集成电路制造工艺不兼容。目前，另一种制造纳米线的方法为BOSCH工艺，其主要通过等离子体刻蚀与沉积周期交替进行，其刻蚀步骤采用SF6气体，沉积步骤采用C4F8气体，而后进行氧化并释放氧化层，来形成纳米线，该方法可以较好的与传统的集成电路制造工艺兼容，但BOSCH工艺在刻蚀后硅条侧壁存在较厚的CxFx的聚合物，难以去除。
【发明内容】
[0004]本发明的目的旨在至少解决上述技术缺陷之一，提供一种纳米线的方法，在刻蚀形成糖葫芦形貌时形成较少的聚合物。
[0005]为此，本发明提供了如下技术方案:
[0006]一种纳米线的形成方法，包括:
[0007]提供半导体衬底，所述衬底上具有硬掩膜；
[0008]刻蚀步骤与钝化步骤交替进行，以形成糖葫芦形貌，其中，钝化步骤包括:进行氧化，以形成钝化层；去除半导体衬底表面的钝化层
[0009]氧化糖葫芦形貌并进行释放，以形成纳米线。
[0010]优选地，所述刻蚀步骤包括:用等离子体进行各向异性刻蚀；进行各向同性刻蚀。
[0011]优选地，所述衬底为Si衬底，用HBr/Cl2/02等离子体进行各向异性刻蚀。
[0012]优选地，采用SF6进行各向同性刻蚀。
[0013]优选地，半导体衬底为Si衬底，所述钝化步骤中，采用CF4等离子体去除半导体衬底表面的氧化硅的钝化层。
[0014]优选地，所述硬掩膜的宽度范围为10_50nm。
[0015]优选地，在钝化步骤中，利用氧等离子体进行氧化。
[0016]此外，上述方法还用于形成纳米线阵列。
[0017]本发明实施例提供的纳米线的形成方法，采用氧等离子体进行钝化步骤，以在每次刻蚀完成后，在已形成的糖葫芦形貌的侧壁上形成钝化层，这样，在下一刻蚀周期保护已形成的糖葫芦形貌的侧壁，并减少聚合物的产生，工艺造价低且简单易行。
[0018]更进一步地，在刻蚀步骤中，先进行等离子体的各向异性刻蚀，而后在进行各向同性刻蚀，这样形成的糖葫芦形貌可以通过调配各向异性刻蚀和各向同性刻蚀的比例来调节，以适应不同的器件需求。
【附图说明】
[0019]本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中:
[0020]图1为根据本发明实施例的纳米线的形成方法的流程示意图；
[0021]图2-图11示出了根据本发明实施例的刻蚀方法的截面示意图；
[0022]图12示出了本发明实施例形成的糖葫芦形貌在显微镜下的截面照片。
【具体实施方式】
[0023]下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
[0024]如图1所示，本发明提出了一种纳米线的形成方法:
[0025]提供半导体衬底，所述衬底上具有硬掩膜；
[0026]刻蚀步骤与钝化步骤交替进行，以形成糖葫芦形貌，其中钝化步骤包括:进行氧化，以形成钝化层；去除半导体衬底表面的钝化层；
[0027]氧化糖葫芦形貌并进行释放，以形成纳米线。
[0028]在本发明中，进行钝化步骤，以在每次刻蚀完成后，在已形成的糖葫芦形貌的侧壁上形成钝化层，这样，在下一刻蚀周期保护糖葫芦形貌的侧壁，并减少聚合物的产生，工艺造价低且简单易行。在刻蚀步骤中，在进行各向异性刻蚀之后，进行各向同性刻蚀，这样形成的糖葫芦形貌可以通过控制各向异性刻蚀和各向同性刻蚀的比例来调节，从而获得不同弧度大小，以适应不同器件的需求。
[0029]为了更好的理解本发明，以下将结合流程图和本发明实施例的示意图对本发明实施例的形成方法进行详细的描述。
[0030]在步骤SOI，提供半导体衬底100，参考图2所示。
[0031]在本实施例中，半导体衬底100为硅衬底。在其他实施例中，半导体衬底还可以为Ge衬底、SiGe衬底、SOI (绝缘体上娃，Silicon On Insulator)或GOI (绝缘体上锗，Germanium On Insulator)等。还可以为包括其他元素半导体或化合物半导体的衬底,例如GaAs, InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。
[0032]在步骤S02，在半导体衬底100上形成硬掩膜102，如图2所示。
[0033]在本实施例中，所述硬掩膜102可以为氮化硅或二氧化硅等。具体地，可以通过在衬底100上淀积硬掩膜材料，而后在硬掩膜106上形成光刻胶(图未示出)，并通过RIE (反应离子刻蚀)的方法刻蚀硬掩膜材料，来形成图案化的硬掩膜102，而后去除光刻胶。在此实施例中，硬掩膜102的宽度为10-50nm。
[0034]在步骤S03，去除自然氧化层，并进行各向异性刻蚀，如图3所示。
[0035]在本实施例中，采用CF4等离子体去除衬底上的自然氧化层，而后，采用HBr/Cl2/O2等离子体进行各向异性刻蚀，这样，完成第一次刻蚀。
[0036]而后，在步骤S04，进行钝化工艺，如图4-5所示。
[0037]在本实施例中，首先，通过氧化工艺，例如通过氧等离子体来氧化露出的衬底表面和刻蚀已露出的侧壁，形成钝化层103，而后，除去衬底表面上的钝化层，从而在先前刻蚀露出的糖葫芦体的侧壁上留下钝化层103，该钝化层起到在后续刻蚀中保护侧壁的作用。
[0038]而后，在步骤S05，进行刻蚀工艺，如图6所示。
[0039]从第二次刻蚀开始，刻蚀经过两个步骤来完成:首先进行等离子体的各向异性刻蚀，而后，接着进行各向同性刻蚀。经过这两步骤完成的刻蚀，通过调配两种刻蚀的比例，来调整形成的糖葫芦的形貌的弧度，以适应不同器件的需求。
[0040]在本实施例中，具体地，用HBr/Cl2/02等离子体进行各向异性刻蚀，采用SF6进行各向同性刻蚀。在钝化层的保护下，同时，采用上述两种等离子体进行刻蚀，使得硅条侧壁的聚合物大大减少，更利于形成小尺寸的纳米线。
[0041]而后，在步骤S06，重复上述钝化工艺的步骤S04以及刻蚀工艺的步骤S05，直到形成所需的糖葫芦形貌，如图7-9所示。
[0042]如图12所示，为本实施例形成的糖葫芦形貌在显微镜下的截面照片，可以看到，每个葫芦体最窄处的直径仅有22.2nm，氧化释放后将形成1nm以下宽度的纳米线。
[0043]接着，在步骤S07，进行氧化工艺，如图10所示。
[0044]在氧化工艺之前，通常先进行清洗，而后进行氧化，以使得上述行车的糖葫芦形貌充分氧化。
[0045]而后，在步骤S08，进行释放，如图11所示。
[0046]通常地，采用湿法腐蚀工艺去除糖葫芦形貌氧化后的氧化层，从而将纳米线释放，同时，腐蚀去除硬掩膜。
[0047]至此，形成了本发明实施例的纳米线结构。
[0048]以上仅是实现本发明的优选实施例，所述制造方法仅仅是示例，本发明并不限于此。
[0049]采用本发明的纳米线的形成方法，同样可以形成纳米线阵列。
[0050]此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。
【主权项】
1.一种纳米线的形成方法，其特征在于，包括步骤: 提供半导体衬底，所述衬底上具有硬掩膜； 刻蚀步骤与钝化步骤交替进行，以形成糖葫芦形貌，其中，钝化步骤包括:进行氧化，以形成钝化层；去除半导体衬底表面的钝化层； 氧化糖葫芦形貌并进行释放，以形成纳米线。
2.根据权利要求1所述的形成方法，其特征在于，所述刻蚀步骤包括:用等离子体进行各向异性刻蚀；进行各向同性刻蚀。
3.根据权利要求2所述的形成方法，其特征在于，所述衬底为Si衬底，用HBr/Cl2/02等离子体进行各向异性刻蚀。
4.根据权利要求3所述的形成方法，其特征在于，采用SF6进行各向同性刻蚀。
5.根据权利要求1所述的形成方法，其特征在于，半导体衬底为Si衬底，所述钝化步骤中，采用CF4等离子体去除半导体衬底表面的氧化硅的钝化层。
6.根据权利要求1所述的形成方法，其特征在于，所述硬掩膜的宽度范围为10-50nm。
7.根据权利要求1-6中任一项所述的形成方法，其特征在于，在钝化步骤中，利用氧等离子体进行氧化。
8.—种纳米线阵列的形成方法，其特征在于，采用权利要求1-7中任一项所述的纳米线的形成方法形成。
【专利摘要】本发明提供一种纳米线的形成方法，包括步骤：提供半导体衬底，所述衬底上具有硬掩膜；刻蚀步骤与钝化步骤交替进行，以形成糖葫芦形貌，其中，钝化步骤包括：进行氧化，以形成钝化层；去除半导体衬底表面的钝化层；而后，氧化糖葫芦形貌并进行释放，以形成纳米线。本发明中，进行钝化步骤，以在每次刻蚀完成后，在已形成的糖葫芦形貌的侧壁上形成钝化层，这样，在下一刻蚀周期保护已形成的糖葫芦形貌的侧壁，并减少聚合物的产生，工艺造价低且简单易行。
【IPC分类】B82Y40-00, B81C1-00
【公开号】CN104609360
【申请号】CN201310542253
【发明人】洪培真, 马小龙, 殷华湘, 徐秋霞, 李俊峰, 赵超
【申请人】中国科学院微电子研究所
【公开日】2015年5月13日
【申请日】2013年11月5日