专利名称：测量金属氧化物半导体组件的本征电容的方法
技术领域：
本发明涉及一种测量金属氧化物半导体组件的本征电容的方法，且特别
涉及一种可测量短沟道(short channel )的金属氧化物半导体组件的本征电 容的方法。
背景技术：
在诸如射频、模拟或数字混合电路里，金属氧化物半导体(Metal 0xi de Semiconductor, M0S )组件的电容冲莫型分析其准确与否对于电鴻4殳计者非 常重要。如一般的MOS场效应晶体管中，即可区分出重迭电容(overlap ca pacitances)、 结电容(junction capacitances)以及本征电容(intrinsi c capacitances)等等。
请参照图l,其示出了 MOS场效应晶体管的小信号等效电路图。如图1 所示，MOS场效应晶体管100中，各端点如栅极G的电荷量QG均会受到其它 端点偏压如VD的变化影响，之间的对应变化关系即能以本征电容的定义表
示Cxy=-且x-y,而Cxx=i ,其中，x及y可为D、 G、 S或B。
3Fy 5F义
亦即，例如对应于栅极G与漏极D之间的本征电容CGD反应了漏极D的 偏压VD对栅极G的电荷量QG的影响。然而，本征电容为非线性，如CGD仍 会受到VD的影响，所以一般难以作精确的测量甚而做进一步的模型分析。传 统上，如利用LCR meter搭配适当的控制软件，亦仅能对长沟道(long cha nnel )的MOS组件的本征电容CGx作测量。
发明内容
有鉴于此，本发明的目的就是在提供一种测量金属氧化物半导体(Met.a 1 Oxide Semiconductor, MOS)组件的本征电容的方法。以本发明的方法， 藉由一般的电容测量电路(如电荷型电容测量电路架构)即可有效测量即使 为短信道的MOS组件其在各端点的偏压下的各本征电容大小。
冲艮4居本发明的目的，才是出一种测量金属氧化物半导体(Metal Oxide Se miconductor, MOS )组件的本征电容的方法。MOS组件包括第一端、第二端、 第三端以及第四端，且第一端耦接至电容测量电路。首先，-提供第一输入信 号至第二端，并将第三端及第四端接地。接着，利用电容测量电路将第一端 充电至一操作电压，并测量充电至操作电压所需的第一电流大小。然后，提 供第二输入信号至第二端，并将第三端及第四端接地，同样测量第一端充电 至操作电压所需的第二电流大小，且第 一输入信号及第二输入信号具有相同 的低电平以及不同的高电平。最后，根据第一电流大小、第二电流大小以及 第 一输入信号与第二输入信号的高电平的差值，以决定对应于第 一端及第二 端之间的本征电容。
根据本发明的目的，提出一种测量金属氧化物半导体(Metal Oxide Se miconductor, M0S)组件的本征电容的方法。MOS组件包括第一端、第二端、 第三端以及第四端，且第一端耦接至电容测量电路。首先，提供第一输入信 号至第二端，并将第三端及第四端接地。接着，利用电容测量电路将第一端 充电至一操作电压，并测量充电至操作电压所需的第一电流大小。然后，提 供第二输入信号至第二端，并耦接第三端及第四端至一第一电压，同样测量
第一端充电至操作电压所需的第二电流大小。第一输入信号及第二输入信号 具有相同的低电平以及不同的高电平，第一输入信号与第二输入信号的高电 平的差值等于第一电压的大小。最后，根据第一电流大小、第二电流大小以 及该第一电压的大小，以决定对应第一端的本征电容。为让本发明的上述目 的、特征、和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详 细i兌明3口下。
图1示出了 MOS场效应晶体管的小信号等效电路图。
图2A示出了依照本发明第一实施例的用以测量金属氧化物半导体组件 的本征电容的电路架构图。
图2B示出了图2A中四信号Sp、 Sn、 S1及S2的时序图。
图3示出了依照本发明第一实施例的测量MOS组件200的本征电容的方 法流程图。
图4A及图4B示出了利用本发明第一实施例的测量方法所得的CGD及CG
S与SPICE 4莫4以结果的二比丰支图。
图5示出了依照本发明第二实施例的测量MOS组件200的本征电容的方 法流程图。
图6示出了利用本发明第二实施例的测量方法所得的CGG与SPICE模拟 结果的比较图。
附图符号说明 100: MOS场效应晶体管 200: MOS组件 G:第一端、栅极 D:第二端、漏极 S:第三端、源极 B:第四端、基座 Ql: PMOS晶体管 Q2:丽OS晶体管
具体实施方式
第一实施例
在第一实施例中，是以如现有所述的对应于栅极与漏极之间的本征电容 为例，说明本发明的测量方法及相关的电路架构。
请参照图2A及图2B，图2A示出了依照本发明第一实施例的用以测量金 属氧化物半导体(Metal Oxide Semiconductor, M0S)组件的本征电容的电 路架构图，图2B示出了图2A中四信号Sp、 Sn、 Sl及S2的时序图。M0S组 件200例如为一般的MOS场效应晶体管，并具有第一端G、第二端D、第三端 S以及第四端B。如图2A所示，第一至第四端分别为栅极、漏极、源极以及 基座。
此外，M0S组件200的第一端G耦接至由PMOS晶体管Ql及丽0S晶体管 Q2所纟且成的电荷型电容测量电路(Charge—Based Capacitance Measurement circuit, CBCM circuit ) 210。在其它实施例中，MOS组件200亦可耦接其 它形式的电容测量电路来进行测量。PMOS晶体管Ql的源极耦接至一搡作电 压Vgg如l-3伏特(V)。 PM0S晶体管Q1、丽OS晶体管Q2以及MOS组件200 的第一端G相互耦接，且相互耦接处必有一杂散电容Cpar。 NMOS晶体管Q2的源极则接地。而PM0S晶体管Ql及NM0S晶体管Q2的才册才及分另'J车命入:fe口图2B 所示的波形的第一控制信号Sp及第二控制信号Sn; MOS组件200的第二端D 则可选择性输入第一输入信号Sl或第二输入信号S2。
请参照图3,其示出了依照本发明第 一 实施例的测量M0S组件2 00的本 征电容的方法流程图。首先，如图3所示，开始进入步骤301，提供第一输 入信号Sl至第二端D,而第三端S及第四端B始终保持接地。
接着，在步骤302中，利用CBCM电路210将第一端G充电至操作电压V gg，并测量充电至操作电压Vgg所需的一第一电流大小II。如图2A所示， 第一端G是藉由PMOS晶体管Ql耦接至操作电压Vgg, CBCM电路210即藉由 PMOS晶体管Ql及丽OS晶体管Q2的配置来对MOS组件200的第一端G进行 充放电动作。
如图2B所示，第一输入信号Sl及第二输入信号Sl的低电平为0,而高 电平的差值为AV (如0. lmV)，且两信号的频率皆为f。第一控制信号Sp及 第二控制信号Sn具有相同的高电平Vcc及低电平0，且亦有频率f。此外， 当第一控制信号Sp为低电平时，PM0S晶体管Q1被使能导通，蘭OS晶体管Q 2则处于不导通；当第二控制信号Sn为高电平时，NMOS晶体管Q2被使能导 通，PMOS晶体管Ql则处于不导通。亦即，利用第一控制信号Sp及第二控制 信号Sn可使PMOS晶体管Ql及画OS晶体管Q2交替使能，且当PMOS晶体管 Ql为使能时，第一输入信号Sl及第二输入信号S2是高电平，而丽OS晶体 管Q2为使能时，第一输入信号S1及第二输入信号S2是低电平。如此一来， 例如在时间tl至t2之间，第一输入信号Sl是由低电平上升至高电平Vdd, 并持续到时间t4;而在时间t2至t3之间，藉由导通的PMOS晶体管Ql，第 一端G可达到操作电压Vgg的大小。
此时，可如图2A所示，测量流经导通的PMOS晶体管Ql而将第一端G充 电至操作电压Vgg的第一电流大小II; Il是正相关于一周期内，当第一端G 的偏压VG达到Vgg时，在第一端G所累积的电荷量QG与在杂散电容Cpar累 积的电荷量的总和，亦即
<formula>formula see original document page 8</formula>
其中，QGlVgg， Vdd表示于第一端G电压为Vgg及第二端D的电压为Vdd 下，存在于第一端G的所有电荷。然后，在步骤303中，提供第二输入信号S2至第二端D，仍然保持第三
端S及第四端B接地，同样启动CBCM电路210将第一端G充电至操作电压V gg,并测量充电所须的第二电流大小12。由于第一及第二输入信号Sl及S2 只差在具有不同的高电平，遂同上述I1的关系可得
<formula>formula see original document page 9</formula>最后，在步骤304中，根据第一电流大小II、第二电流大小12以及第 一输入信号SI与第二输入信号S2的高电平的差值AV,以决定对应于第一端 G及第二端D之间的本征电容CGD。由上述可得
<formula>formula see original document page 9</formula>而<formula>formula see original document page 9</formula>.
至此，可决定出在#:作电压为Vgg及第二端D的电压为Vdd下的CGD。 请参照图4A及图4B,其示出了利用本发明第一实施例的测量方法所得 的CGD及CGS与SPICE模拟结果的二比较图。如图4A所示，由上述(I1-I2) /(fx AV)所得的CGD与SPICE模拟结果几乎相同。利用同样方法亦可求得如 图4B所示的CGS,且与SPICE仿真的曲线亦几乎相同。 第二实施例
由第一实施例可知，利用II、 12及相关的AV来得到对应的本征电容。 但若欲求出例如对应第一端G的本征电容CGG时，改变第一端G的偏压VG大 小将会造成杂散电容Cpar对II及12的贡献不一致。亦即，改变前后的II 及12的差值将包括杂散电容Cpar的影响。
请参照图5,其示出了依照本发明第二实施例的测量M0S组件200的本 征电容的方法流程图。第二实施例与第一实施例不同之处在于，在步骤503 中，提供第二输入信号S2，至第二端D，并耦接第三端S及第四端B至一第 一电压Vsb而非如图2B中的接地，然后同样再测量利用CBCM电路210将第 一端G充电至操作电压Vgg时所需的第二电流大小12'，且第一输入信号Sl， 及第二输入信号S2'具有相同的低电平以及不同的高电平，第一输入信号S 1'与第二输入信号S2，的高电平的差值等于第一电压Vsb的大小。亦即， 将除第一端G之外的其它三端的偏压同时作一微小变化量(即Vsb)，并维持 相同的Vgg。藉此，来达到相当于使第一端G的偏压VG产生Vsb的变化量的
效果。Sl，及S2，并以相同的f为例，如此一来，在步骤502及503中可得 <formula>formula see original document page 10</formula>需注意的是，此时QG，相当于对应操作电压为(Vgg-Vsb);并在步骤5 04中，如第一实施例的推导而得到
<formula>formula see original document page 10</formula>
请参照图6,其示出了利用本发明第二实施例的测量方法所得的CGG与S PICE模拟结果的比较图。如图6所示，利用上述(Il， -12， )/(fxVsb)所得 的CGG与SPICE;f莫拟结果几乎相同。
然本发明所属技术领域中具有通常知识者当可明了 ，本发明的技术并不 局限于此。操作电压或各端点偏压亦可视需要采用适当的大小范围，来得到 可供后续模型分析的足够数据数据。此外，第一电流大小或第二电流大小亦
能采用数个周期所量得的结果来作平均得出。另外，虽然上述实施例中，本 发明的测量方法是测量流经PM0S晶体管的电流，但显然亦可测量流经NM0S 晶体管的电流来进行同样的方法。只要是施以待测M0S组件的对应端点一微 小偏压变化，并测量充电或放电的相关电流大小的变化，达到藉以决定出对 应的本征电容的目的，皆不脱离本发明的技术范围。
本发明上述实施例所揭露的测量金属氧化物半导体组件的本征电容的方 法，只要利用一般的电容测量电路如CBCM架构即可测量即使为短信道的M0S 组件其诸本征电容大小。此外，所得出的数值亦与SPICE模拟结果几乎相同。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本 发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范 围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附的申请 专利范围所界定者为准。
权利要求
1. 一种测量金属氧化物半导体组件的本征电容的方法，该金属氧化物半导体组件包括一第一端、一第二端、一第三端以及一第四端，且该第一端耦接至一电荷型电容测量电路，该方法包括(a)提供一第一输入信号至该第二端，并将该第三端及该第四端接地；(b)利用该电容测量电路将该第一端充电至一操作电压，并测量充电至该操作电压所需的一第一电流大小；(c)提供一第二输入信号至该第二端，并将该第三端及该第四端接地，同样测量该第一端充电至该操作电压所需的一第二电流大小，且该第一输入信号及该第二输入信号具有相同的低电平以及不同的高电平；以及(d)根据该第一电流大小、该第二电流大小以及该第一输入信号与该第二输入信号的高电平的差值，以决定对应于该第一端及该第二端之间的本征电容。
2. 如权利要求l所述的方法，其中，该金属氧化物半导体组件为一金属 氧化物半导体晶体管，该第一端至该第四端分别为该金属氧化物半导体晶体 管的一栅极、 一漏极、 一源极以及一基座。
3. 如权利要求l所述的方法，其中，该电荷型电容测量电路包括一P型 金属氧化物半导体晶体管及一 N型金属氧化物半导体晶体管，且该P型金属 氧化物半导体晶体管的一源极耦接至该操作电压，该P型金属氧化物半导体 晶体管的一漏极、该N型金属氧化物半导体晶体管的一漏极与该第一端相互 耦接，该N型金属氧化物半导体晶体管的一源极接地，该步骤(a)包括分别提供一第一控制信号及一第二控制信号至该P型金属氧化物半导体 晶体管的一栅极及该N型金属氧化物半导体晶体管的一栅极，以交替使能该 P型金属氧化物半导体晶体管及该N型金属氧化物半导体晶体管，且该第一 控制信号及该第二控制信号具有相同的频率。
4. 如权利要求3所述的方法，其中，该第一控制信号、该第一输入信号 及该第二输入信号具有相同的频率，该第 一控制信号及该第二控制信号具有相同的高电平，该第一控制信号、该第一输入信号及该第二输入信号的低电 平为0,且该P型金属氧化物半导体晶体管为使能时，该第一输入信号及该 第二输入信号是高电平，该N型金属氧化物半导体晶体管为使能时，该第一输入信号及该第二输入信号是〗氐电平。
5. 如权利要求4所述的方法，其中，该第一控制信号具有频率f,且该 第一电流大小是Il,该第二电流大小是I2，该第二输入信号与该第一输入信号的高电平差值是AV，在该步骤(d)中，对应于该第一端及该第二端之间的 本征电容是(Il-I2)/(f x AV)。
6. —种测量金属氧化物半导体组件的本征电容的方法，该金属氧化物半 导体组件包括一第一端、 一第二端、 一第三端以及一第四端，且该第一端耦 接至一电荷型电容测量电路，该方法包括(a) 提供一第一输入信号至该第二端，并将该第三端及该第四端接地；(b) 利用该电容测量电路将该第一端充电至一操作电压，并测量充电至该 操作电压所需的一第 一电流大小；(c) 提供一第二输入信号至该第二端，并耦接该第三端及该第四端至一第 一电压，同样测量该第一端充电至该操作电压所需的一第二电流大小，且该 第一输入信号及该第二输入信号具有相同的低电平以及不同的高电平，该第一输入信号与该第二输入信号的高电平的差值等于该第一电压的大小；以及(d) 才艮据该第一电流大小、该第二电流大小以及该第一电压的大小，以决 定对应该第 一端的本征电容。
7. 如权利要求6所述的方法，其中，该金属氧化物半导体组件为一金属 氧化物半导体晶体管，该第一端至该第四端分别为该金属氧化物半导体晶体 管的一栅极、 一源极、 一漏极以及一基座。
8. 如权利要求6所述的方法，其中，该电荷型电容测量电路包括一P型 金属氧化物半导体晶体管及一 N型金属氧化物半导体晶体管，且该P型金属 氧化物半导体晶体管的一源极耦接至该操作电压，该P型金属氧化物半导体 晶体管的一漏极、该N型金属氧化物半导体晶体管的一漏极与该第一端相互 耦接，该N型金属氧化物半导体晶体管的一源极接地，该步骤(a)包括分别提供一第一控制信号及一第二控制信号至该P型金属氧化物半导体 晶体管的一栅极及该N型金属氧化物半导体晶体管的一栅极，以交替使能该 P型金属氧化物半导体晶体管及该N型金属氧化物半导体晶体管，且该第一 控制信号及该第二控制信号具有相同的频率。
9. 如权利要求8所述的方法，其中，该第一控制信号、该第一输入信号 及该第二输入信号具有相同的频率，该第 一控制信号及该第二控制信号具有相同的高电平，该第一控制信号、该第一输入信号及该第二输入信号的低电平为0，且该P型金属氧化物半导体晶体管为使能时，该第一输入信号及该 第二输入信号是高电平，该N型金属氧化物半导体晶体管为使能时，该第一输入信号及该第二输入信号是低电平。
10.如权利要求9所述的方法，其中，该第一控制信号具有频率f,且该第一电流大小是Il，该第二电流大小是I2,该第一电压的大小是AV，在 该步骤(d)中，对应该第一端的本征电容是(Il-I2)/(f x △V)。
全文摘要
一种测量金属氧化物半导体(Metal Oxide Semiconductor，MOS)组件的本征电容的方法。MOS组件包括第一端、第二端、第三端以及第四端，且第一端耦接至电容测量电路。首先，提供第一输入信号至第二端，并将第三端及第四端接地。接着，利用电容测量电路将第一端充电至一操作电压，并测量充电至操作电压所需的第一电流大小。然后，提供第二输入信号至第二端，并将第三端及第四端接地，同样测量第一端充电至操作电压所需的第二电流大小，且第一输入信号及第二输入信号具有相同的低电平以及不同的高电平。最后，根据第一电流大小、第二电流大小以及第一输入信号与第二输入信号的高电平的差值，以决定对应于第一端及第二端之间的本征电容。
文档编号G01R31/26GK101206243SQ20061017009
公开日2008年6月25日 申请日期2006年12月18日 优先权日2006年12月18日
发明者卢道政, 张耀文, 张馨文 申请人:旺宏电子股份有限公司