一种集成电路的内建自测试方法及应用的制作方法
【专利摘要】本发明公开了一种集成电路的内建自测试方法及应用。本发明通过使用二元判定图来生成电路中每一个故障的所有测试矢量，并通过对测试矢量的选取，来获得具有极小规模的电路测试集；在被测电路的内建自测试中直接使用这种极小规模的电路测试集来对电路进行测试。本发明可以使内建自测试达到100％的故障覆盖率，同时在测试时间方面由于是使用了极小规模测试集，因此使测试时间有了很大地降低，可以使测试时间达到较小。因此，本发明提供的内建自测试方法能有效地检测集成电路中是否存在故障。
【专利说明】一种集成电路的内建自测试方法及应用
【技术领域】
[0001] 本发明属于集成电路测试领域，特别涉及一种集成电路的内建自测试方法及应 用。
【背景技术】
[0002] 在集成电路的设计与制造过程中，首先要确保电路的设计符合事先定义的产品功 能规范，其次在电路芯片的生产过程中的缺陷和误差等可能导致部分产品中存在故障，针 对此类问题而进行的检测过程称为电路测试。
[0003] 在电路测试的早期，测试过程往往被安排在芯片设计和制造过程之后。测试工程 师通过使用电路的功能与结构，并结合一定的测试算法来制定产品的测试方案。随着电路 集成度和复杂度的不断增加，而电路的外部管脚却又非常有限，这导致外部测试设备对于 电路内部的可控制能力和可观测能力下降，测试生成和故障模拟都面临着困难，从而极大 地增加了测试的难度和成本。因此，为了解决电路的测试问题，需要人们在设计电路的同时 就考虑电路的测试问题，即进行电路的可测性设计。可测性设计除了在设计电路的结构时 尽量采取有利于测试的方案，还经常将一些具有测试用途的结构加入到电路中，这样不仅 可以改善电路的可测性，还可以减小总的测试成本。目前，可测性设计已成为大规模集成电 路设计中的必不可少的一个重要手段。
[0004] 内建自测试（Built-InSelf-Test，BIST)就是一种可测性设计技术，它能够最大 限度地把测试过程集成在芯片内部，同时支持芯片的全速测试（即在电路的工作时钟频率 下进行的测试）。内建自测试的基本思想是使被测电路自己生成能检测电路中的故障的测 试矢量，而不是要求通过外部的测试设备来生成并施加测试向量。因此，内建自测试必须有 附加的额外电路，它通常由如下三部分组成：测试矢量生成器、测试响应分析器和测试控制 器。测试矢量生成器主要完成测试矢量的产生，测试响应分析器主要完成被测电路响应的 压缩和比较，测试控制器完成整个测试过程的控制。测试矢量生成器所产生的测试向量在 时钟脉冲的作用下施加到被测电路上；为了减少测试响应数据所占用的存储空间和便于分 析，常常将响应数据进行压缩，测试响应分析器就是把测试响应数据压缩成特征符号并进 行比较。
[0005] 内建自测试具有如下的优点：⑴可以进行全速测试，即在电路的工作时钟频率 下进行测试，因此可以检测电路在实际工作条件下所存在的故障；（2)可以实现对电路的 在线测试，这一点对可靠性要求较高的系统具有很好的实际意义；（3)减少了对昂贵的测 试仪器的依赖性。
[0006] 对内建自测试的设计，达到较高的故障覆盖率和较短的测试时间，是人们在内建 自测试的研宄方面一直追求的目标。而且，现有的电路内建自测试方法较难达到较高的故 障覆盖率（例如100%的故障覆盖率）或者需要较长的测试时间。
【发明内容】
[0007] 本发明的首要目的在于克服现有技术的缺点与不足，提供一种集成电路的内建自 测试方法。本发明通过使用二元判定图来生成电路中每一个故障的所有测试矢量，并通过 对测试矢量的适当选取，来获得具有极小规模的电路测试集，之后，在内建自测试中直接使 用这种极小规模测试集来对电路进行测试，从而提供了一种具有100%的故障覆盖率和较 短测试时间的内建自测试方法。
[0008] 本发明的另一个目的在于提供所述集成电路的内建自测试方法的应用。
[0009] 本发明在后面的阐述中使用了一些约定与术语，为清晰起见，下面对它们先进行 说明：
[0010] (1)由于电路测试的一个主要目的是确定集成电路中是否存在故障，因此在测试 之前需要建立电路中故障的物理模型。故障通常是指一个电路元件的物理缺陷，它可以使 这个元件的功能失效，也可能不失效。本发明所针对的故障类型主要是固定型故障（s-a-0 和s-a-1)。一个固定型故障是假定电路中的一条信号线的值是固定不变的，无论电路输入 取什么值，该信号线的取值不变。若一个信号线的值固定在逻辑低电平上，则称之为固定〇 故障（记为s-a-0);若一个信号线的值固定在逻辑高电平上，则称之为固定1故障（记为 s-a-1)。由于电路元件的损坏，连线的开路等这些故障都可以用固定型故障模型较准确地 描述出来，因此固定型故障模型在实际中的应用非常普遍。
[0011] ⑵电路的原始输入信号线，是指在电路中不接受电路内部任何信号的这种信号 线；电路的原始输出信号线，是指电路中可以将信号送到电路外部进行测量的这种信号线。
[0012] (3)可以把电路中的一个信号线称为一个结点。
[0013] (4)电路的一个输入矢量是在电路的每个原始输入端所施加的输入值所组成的一 个矢量；电路的一个测试矢量是指能够检测电路中的某个故障（例如s-a-0或s-a-1)的电 路输入矢量；电路的一个测试集是指能够检测电路中所有信号线的s-a-0故障和s-a-1故 障的所有测试矢量所构成的集合。
[0014] (5)正常电路是指无故障电路，这种电路中无故障。被测电路是指被检测的电路， 这种电路中可能有故障，也可能无故障。
[0015] 本发明的目的通过下述技术方案实现：一种集成电路的内建自测试方法，包括如 下步骤：使用二元判定图来生成电路中每一个故障的所有测试矢量，并通过对测试矢量的 选取，来获得具有极小规模的电路测试集；在被测电路的内建自测试中直接使用这种极小 规模的电路测试集来对电路进行测试。
[0016] 所述的二元判定图是一种有一个根结点的有向图；对一个二元判定图，其表达式 为G= (V，E)，V表示图中全部结点所构成的集合，E表示图中的全部边所构成的集合；二元 判定图中的一个结点由如下三部分组成：一个值域、分别指向两个子结点（后继结点）的两 个指针域。结点有如下两种类型：非终结点和终结点。终结点也称为叶子结点，它的值域的 取值（也称为属性值）为〇或1 ;它的指向后继结点的两个指针域的值都为零指针（即NULL 指针）。非终结点的属性值为一个给定的逻辑布尔变量（例如Xi)，它的两个指针域分别指 向它的两个子结点。二元判定图中边的集合E是由从父结点指向子结点的连接所组成。
[0017] 例如，对布尔函数g =X1Xfx3，它的真值表如表1所示，它的二元判定图如图1所 不O
[0018] 表1布尔函数g的真值表
[0019]
【权利要求】
1. 一种集成电路的内建自测试方法，其特征在于包括如下步骤：使用二元判定图来生 成电路中每一个故障的所有测试矢量，并通过对测试矢量的选取，来获得具有极小规模的 电路测试集；在被测电路的内建自测试中直接使用这种极小规模的电路测试集来对电路进 行测试。
2. 根据权利要求1所述的集成电路的内建自测试方法，其特征在于：所述的内建自测 试的结构包括依次连接的模式产生器、响应压缩器和比较器。
3. 根据权利要求2所述的集成电路的内建自测试方法，其特征在于：所述的模式产生 器的实现方法是把具有极小规模的测试集中的测试矢量固化在只读存储器ROM中，或者事 先保存在随机存储器RAM中；在进行电路的测试时按顺序将它们读出，并送到被测电路的 输入端。
4. 根据权利要求2所述的集成电路的内建自测试方法，其特征在于：所述的响应压缩 器是使用多输入线性移位寄存器来实现，即在一般的线性反馈移位寄存器的基础上增加一 个外部输入，并据此获得线性反馈移位寄存器的特征多项式的具体形式；当对线性反馈移 位寄存器施加输入数据流时，根据它的特征多项式的特性来计算出线性反馈移位寄存器的 输出数据流和余数，将该余数作为特征值。
5. 根据权利要求1所述的集成电路的内建自测试方法，其特征在于：所述的测试矢量 通过如下步骤得到：对给定的被测电路，根据该电路的结构，建立正常电路所对应的二元判 定图；对正常电路中的一个给定信号线注入一个故障，获得故障电路，并建立故障电路所对 应的二元判定图；对正常电路与故障电路所对应的这两个二元判定图进行异或操作，获得 一个测试二元判定图；找出该二元判定图中从根结点到属性值为1的终结点的所有路径， 每一个这种路径上的边所对应的变量取值就为该故障的测试矢量。
6. 根据权利要求1所述的集成电路的内建自测试方法，其特征在于：所述的具有极小 规模的电路测试集，通过如下步骤得到：对能检测电路故障的测试矢量按照所定义的属于 关系进行选取，并通过进行相关的操作与处理，来获得被测电路的具有极小规模的测试集。
7. 权利要求1?6任一项所述的集成电路的内建自测试方法的应用，其特征在于：所 述的内建自测试方法用于检测集成电路中的固定型故障。
【文档编号】G01R31/28GK104515950SQ201510014547
【公开日】2015年4月15日 申请日期:2015年1月12日 优先权日:2015年1月12日
【发明者】潘中良, 陈翎 申请人:华南师范大学