专利名称：补偿带隙的制作方法
技术领域：
本发明的技术领域大体上涉及带隙电路，且更特定地来说，涉及带隙补偿电路。
背景技术：
在模拟电路设计中，因为模拟组件具有许多随处理、温度及/或所供应电源而改变的参数，所以获得精确电压或测量是困难的。因此，可从带隙参考电压电路产生用于集成电路的一个或一个以上的参考电压。然而，如果由于温度变化(特定而言)所述带隙参考电压不精确，则源自所述带隙参考电压的所有参考电压都将不精确。此在所述集成电路的操作中可引起重大的误差。标准带隙电压参考的二阶弯曲在扩展温度操作范围明显减小带隙电压的准确性。 当所述带隙单元在低温或高温下进行操作时，所述二阶弯曲还可将噪声加至所述参考电压。
发明内容
存在对较小温度相依带隙的需要。根据实施例，带隙电路可包括一阶补偿带隙单元，其产生第一输出电压；及二阶补偿电路，其将第二输出电压添加至第一输出电压且包括与第一电阻器并联耦合的第一金属氧化物半导体(MOS)晶体管，其中所述第一MOS晶体管被以与绝对温度成反比(PTAT)电压偏置。根据又一实施例，所述一阶补偿带隙单元可包括第一及第二双极晶体管。根据又一实施例，所述二阶补偿电路可包括第一可控制电流源，所述第一可控制电流源的输出经由与接成二极管形式的第二 MOS晶体管串联连接的接成二极管形式的第三双极晶体管而与参考电位耦合，其中所述第一电流源的所述输出控制所述第一 MOS晶体管。根据又一实施例，通过将所述二阶补偿电路与所述一阶补偿带隙单元串联耦合可添加二阶补偿电压。根据第一类型实施例，所述一阶补偿带隙单元可包括电流镜，其与所述第一及第二双极晶体管耦合；在所述第一双极晶体管与参考电位之间串联耦合的第二及第三电阻器，其中所述第二双极晶体管与在所述第二与第三电阻器之间的节点连接；及运算放大器， 其输入分别与在所述电流镜与所述第一及第二双极晶体管之间的节点连接且其输出控制所述第一及第二双极晶体管。根据又一实施例，所述电流镜可由MOS晶体管形成。根据又一实施例，所述可控制电流源可由MOS晶体管形成且与所述电流镜耦合。
根据所述带隙电路的另一类型实施例，所述一阶补偿带隙单元可包括第二可控制电流源，其经由串联连接的第二及第三电阻器与所述第一双极晶体管耦合且经由第四电阻器与所述第二双极晶体管耦合；及包括运算放大器，所述运算放大器具有第一输入，其与在所述第二与第三电阻器之间的节点耦合；第二输入，其与在所述第四与所述第二双极晶体管之间的节点耦合；及输出，其控制所述第一及第二可控制电流源。根据所述带隙电路的又一类型实施例，所述二阶补偿电路可包括第一及第二可控制电流源及与在所述第一可控制电流源与参考电位之间的接成二极管形式的第一双极晶体管串联连接的接成二极管形式的第二 MOS晶体管，其中在所述第一可控制电流源与所述 MOS晶体管之间的节点控制所述第一 MOS晶体管且其中所述第二可控制电流源与并联耦合的第一 MOS晶体管及第一电阻器耦合。根据又一实施例，可通过用二阶补偿电压控制所述一阶补偿带隙单元的所述双极晶体管来添加所述二阶补偿电压。根据又一实施例，所述一阶补偿带隙单元可包括第三可控制电流源，其通过包括第二及第三电阻器与所述第一双极晶体管的串联连接的第一支路及通过包括第四电阻器与所述第二双极晶体管的串联连接的第二支路而与接地耦合；运算放大器，其输入与在所述第二与第三电阻器之间的节点及在所述第四电阻器与所述第二双极晶体管之间的节点耦合，其中所述运算放大器的输出控制所述第一、第二及第三电流源。根据又一实施例，所述第一、第二及第三可控制电流源可由MOS晶体管形成。根据另一实施例，一种用于产生参考电压的方法可包括以下步骤产生一阶补偿带隙电压，且使用与第一电阻器并联耦合的第一金属氧化物半导体(MOS)晶体管产生二阶补偿电压，其中所述第一 MOS晶体管被以与绝对温度成反比(PTAT)电压偏置；及将所述二阶补偿电压添加至所述一阶补偿带隙电压。根据所述方法的又一实施例，所述MOS晶体管可在三级管区域中进行操作。根据所述方法的又一实施例，可通过用控制信号控制所述第一 MOS晶体管而产生所述二阶补偿电压，所述控制信号由为与接成二极管形式的第二 MOS晶体管串联连接的接成二极管形式的第三双极晶体管馈电的可控制电流产生。根据所述方法的又一实施例，可通过馈送第一电流至所述并联耦合的第一 MOS晶体管及第一电阻器且利用信号控制所述第一 MOS晶体管而产生所述二阶补偿电压，所述信号由为与接成二极管形式的第一双极晶体管串联连接的接成二极管形式的第二 MOS晶体管馈电的第二电流产生。根据又一实施例，带隙电路可包括一阶补偿带隙单元，其包括产生第一输出电压的第一及第二双极晶体管；及二阶补偿电路，其将第二输出电压添加至所述第一输出电压且包括与第一电阻器并联耦合的第一金属氧化物半导体(MOS)晶体管，其中所述第一 MOS 晶体管被以与绝对温度成反比(PTAT)电压偏置，其中所述二阶补偿电路可包括可控制电流源及与在所述可控制电流源与参考电位之间的接成二极管形式的第二 MOS晶体管串联连接的接成二极管形式的第三双极晶体管，其中由所述可控制电流源产生的电压控制所述第一 MOS晶体管。根据所述带隙电路的又一实施例，可通过将所述二阶补偿电路与所述一阶补偿带隙单元串联耦合来添加二阶补偿电压。根据所述带隙电路的又一实施例，所述一阶补偿带隙单元可包括电流镜，其与所述第一及第二双极晶体管耦合；在所述第一双极晶体管与参考电位之间串联耦合的第二及第三电阻器，其中所述第二双极晶体管与在所述第二与第三电阻器之间的节点连接；及运算放大器，其输入分别与所述电流镜及在所述第一双极晶体管与所述第二双极晶体管之间的节点连接且其输出控制所述第一及第二双极晶体管。根据所述带隙电路的又一实施例，所述一阶补偿带隙单元可包括第三可控制电流源，其通过包括第二及第三电阻器与所述第一双极晶体管的串联连接的第一支路及通过包括第四电阻器与所述第二双极晶体管的串联连接的第二支路而与接地耦合；运算放大器，其输入与在所述第二与所述第三电阻器之间的节点及在所述第四电阻器与所述第二双极晶体管之间的节点耦合，其中所述运算放大器的输出控制第一、第二及第三电流源。根据所述带隙电路的又一实施例，可通过用二阶补偿电压控制所述一阶补偿带隙单元的所述双极晶体管来添加所述二阶补偿电压。
可通过参考结合附图进行的下文描述而获得本发明实施例及其优点的更完整的理解，其中相同的参考数字指示相同的特征，且其中图1展示根据第一实施例的带隙电路；图加及b展示带隙电路的又一实施例；图3说明不同实施例的功能。图4是展示图1中展示的电路的模拟参考电压对温度的第一曲线图；图5是展示图加中展示的电路的模拟参考电压对温度的第二曲线图；图6a及b展示常规带隙电路；及图7及8说明常规带隙电路的功能。
具体实施例方式通过参考图1至5可最好理解优选实施例及其优点，其中相同的数字用于指示相同的及对应的部分。图8展示常规带隙的原理PTAT(与绝对温度成比例)电压被添加至结电压，所述结电压在OK(绝对0)时等于带隙电压且以2mV/K(等于2mV/°C)的速率减小。当所述PTAT 电压等于2mV/K时，无论温度是多少，二极管电压(Vbandgap-2mv/K)与所述PTAT电压的总和等于所述带隙电压。图6a说明常规带隙产生电路。由MOSFET晶体管105及115组成的电流镜形成两个电流源。此电流镜的第一支路包含第一双极晶体管140(其具有尺寸A(A> 1)，所述第一双极晶体管的发射极节点142经由两个串联连接的电阻器145及150耦合至接地，其基极连接至输出电压节点125且其集电极连接至电流镜输入节点107。所述第二支路包含第二双极晶体管135(其具有尺寸1)，所述第二双极晶体管的发射极节点147通过电阻器150耦合至接地。因此晶体管135的发射极连接至电阻器145与150之间的中间点147。运算放大器连接至第一双极晶体管140及第二双极晶体管135的集电极，其中所述运算放大器的输出与双极晶体管135、140两者的基极耦合且与载送参考输出电压的输出端子125耦合。 图6a可分为两部分PTAT电流产生器及PTAT电压产生器。所述PTAT电流产生器包括MOS电流镜105及115、两个双极晶体管135及140、电阻器145及放大器130。其可展现出在所述电流镜的每一支路中流动的电流的一阶估计等于T*ln(A)*Ut/R145，其中T是凯氏(Kelvin)绝对温度，In(A)是A的自然对数，Ut热力学电压等于 86 μ V，且R145是电阻器145的值。因为In㈧*Ut/R145是取决于A及R145的电路常数，所以在所述电流镜的每一支路中流动的电流与绝对温度成比例。可注意到存在结电压，在输出节点125与中间电阻器点节点147之间的基极发射极结。因此，输出节点125与节点147之间的电压差减小了 2mV/K。达到所述PTAT电压而迫使两个PTAT电流的总和进入电阻器150中。跨电阻器 150的电压变为2*Τ*86μν*1η(Α)*(Κ15(1/Κ145)，其中R15。是电阻器150的值。因此当(R150/ R145)电阻率被设定为ImV(86 μ V^ln(A))时，在节点147上达到2mV/K PTAT电压。在输出节点125上的电压是双极晶体管135基极发射极结电压(减小了 2mV/K) 与节点147上的电压的总和。因此当(R150/R145)电阻率被设定为ImV(86 μ V^ln(A))时，其变得不受温度支配。实际上，所述PTAT电流及结电压两者具有引发标准带隙单元的众所周知的钟形特性的高阶分量。这些高阶分量引发跨所述带隙单元的标准-50°C至150°C操作范围的带隙电压的少量mV改变。此对于许多应用不是问题。然而，当要求高准确性时，需要最小化所述钟形振幅。消除二阶分量(其在较高阶分量中占主导)已显著改进带隙电压在温度上的准确性。用于消除带隙电压的二阶分量的常规方式是使用具有用于I^15tl的正温度系数的材料。遗憾的是，几乎不可能有提供用于R15tl的正确的正温度系数的材料。通常，可用的材料具有太高的正温度系数。因此通过两个不同材料电阻器礼_及R150b的串联组合实现R15tl以达到剩余温度系数的正确值，如图6b中所示。但是现在，是以不同材料实现R15tl及R145，因此，显著地减小了 R150ZR145比率的准确性，且I^15tl需要具有修整能力。此修整影响I^15tl正温度系数的剩余值(及此正温度系数的工艺离散)且因此减小钟形特性补偿的准确性，如图 7中所示。通过产生补偿电压来补偿带隙电路的典型弯曲以解决前面提到的问题且实现其它及另外的优点，所述补偿电压具有相对于二阶分量的低的一阶分量。根据本发明的教示， 对于带隙弯曲的简单且通用的解决方案可应用于大多数类型的带隙电路架构，且可通过将小振幅(最大10-20mV)凹电压添加至初始带隙电压以用于补偿其二阶凸特性而在仅细微修改现有带隙单元的情况下应用于现有带隙单元。根据各种实施例，此可通过使用在三级管区域中进行操作的MOS装置来实现。在所述三极管区域中所使用的MOS装置的栅极电压被反PTAT电压偏置。因此，其“接通”电阻随温度而显著增加。此模拟用于“接通”电阻器的极高正温度系数，利用PTAT电流偏置电阻器产生具有显著的二阶分量的电压。如上文提到的，举例来说，通过用作相对于温度的可变电阻的金属氧化物半导体 (MOS)晶体管可实现此凹(二阶)电压。所述MOS晶体管装置的栅极电压经由与绝对温度 (PTAT)成反比电压而被偏置，因此引发随温度的“接通电阻”的凹特性，其主要包括二阶分量。此凹特性引发在“接通电阻”上的凹压降，其显著减小带隙单元的初始二阶凸特性。实际上，所述引发的凹电压在高温处具有太高增益。此是为何其与钳制高温处的增益的标准电阻并行使用的原因。图1展示常规带隙电路，其如图6所示具有额外补偿电路。所述补偿电路包括与电阻器150串联连接的额外电阻器155。平行于电阻器155而耦合MOSFET晶体管160。此 MOSFET晶体管160的栅极与另一双极晶体管165的基极及集电极耦合，所述双极晶体管 165由与MOSFET 115并联耦合的MOSFET 120形成的另一电流源馈电。此外，另一 MOSFET 170使双极晶体管165与接地耦合。MOSFET 170的栅极与在双极晶体管165与MOSFET 170 对应的部分之间的节点耦合。根据其它实施例，装置165及170不需要以图1所示的次序耦合，而是可互换。图加展示如图1中介绍的具有额外补偿电路的另一标准带隙单元。此电路包括与电压源Vdd耦合的MOSFET晶体管205、210及215。MOSFET 205与输出端子270耦合，且与一系列电阻器220和235及双极晶体管260 —起与接地耦合。此外，MOSFET 205经由包含电阻器225及双极晶体管255的第二支路与接地耦合。运算放大器230在其输入侧分别与在电阻器220与235之间的节点及在电阻器225与双极晶体管255之间的节点耦合。运算放大器230的输出控制三个MOSFET 205、210及215。MOSFET 210经由与MOSFET 240并联耦合的电阻器250与接地耦合。在MOSFET 210与并联耦合的双极晶体管240及电阻器 250之间的节点控制双极晶体管255及沈0的基极。MOSFET 215经由与双极晶体管沈5串联耦合的MOSFET 245而与接地耦合。双极晶体管265的基极与接地耦合且MOSFET 245的栅极与MOSFET 240的栅极耦合及与MOSFET 215耦合。通常，无法接近垂直PNP装置255及260的集电极，因为衬底是它们的集电极。此是为何需要通过它们的基极端子来施加补偿电压的原因。但是垂直PNP晶体管255及沈0 的基极电流与它们的发射极电流相比通常是非常小的。此外，所述基极电流具有强温度相依性(通常其随温度减小)且在过程期间具有发散。此在没有外部偏置电流时使得补偿变得低效。此是为何此些装置需要外部偏压源210的原因。然而，当浮动双极(或二极管)装置可用时，可如图2b中展示连接所述补偿电路且不再需要外部偏压源210。而且，由电阻器250及晶体管255及260取代电阻器250及晶体管255及沈0。晶体管255及260的基极及集电极现在被连接且与MOSFET 240耦合且通过电阻器250与接地耦合。否则，电路保持与图加中所示相同。图1中的MOSFET晶体管160及图2a、b中的MOSFET 240的栅极电压经由反PTAT 电压而被偏置，从而引发其“接通”电阻的PTAT行为。用PTAT电流偏置此PTAT电阻器引发“接通电阻”上的凹压降，所述凹压降显著减小带隙电路的初始二阶凸特性。实际上，所引发的凹电压在高温时具有太多增益。因此，其与在高温时钳制增益的标准电阻并行使用。 可通过使用此技术将随温度的带隙电压改变改进三至十倍。结合此凸补偿方法则不要求校准。可通过产生所述初始电压的MOSFET晶体管170(图1中)或MOSFET M5 (图2中)及产生有效反PTAT分量的双极晶体管165(图1中)或双极晶体管沈5(图2中)的串联组合而产生所述反PTAT电压。所述凹补偿具有可在相应减小PTAT回路的增益的总带隙电压中消除的一阶易控项目。最终，所述总一阶可经修整以达到所述带隙单元的最低可能的温度相依性。图1 (图2a、b)展示用于装置165及170 (装置245及沈5)的局部偏置。这些装置也可自外部偏压源被偏置。然而，当装置165及170(装置245及沈幻通过外部源被偏
9置时，所述反PTAT电压准确性较小。当所述带隙单元必须将电流传送至外部负载时，这种外部偏置对图加及图2b的拓扑可变为强制性的。图1及2还指示带隙电压VbgO及二阶补偿电压Vcomp。图3展示这些电压在温度上的相关曲线及理论所得带隙参考电压。针对根据图1的电路的在温度上模拟的所得参考输出电压展示于图4中而针对图加中所示的电路则展示于图5中。虽然已参考本发明的实例性实施例描绘、描述及定义本发明的实施例，但这种参考并非意味对本发明的限制，且不应推断出出这种限制。所揭示的标的物在形式及功能上可具有相当多的修改、变更及等效物，所述修改、变更及等效物将由相关领域的并受益于本发明的技术人员想到。
权利要求
1.一种带隙电路，其包括一阶补偿带隙单元，其产生第一输出电压；及二阶补偿电路，其将第二输出电压添加至所述第一输出电压，且包括与第一电阻器并联耦合的第一金属氧化物半导体MOS晶体管，其中所述第一 MOS晶体管被以与绝对温度成反比PTAT电压偏置。
2.根据权利要求1所述的带隙电路，其中所述一阶补偿带隙单元包括第一及第二双极晶体管。
3.根据权利要求2所述的带隙电路，其中所述二阶补偿电路包括第一可控制电流源， 所述第一可控制电流源的输出经由与接成二极管形式的第MOS晶体管串联连接的接成二极管形式的第三双极晶体管而与参考电位耦合，其中所述第一电流源的所述输出控制所述第一 MOS晶体管。
4.根据权利要求3所述的带隙电路，其中通过串联耦合所述二阶补偿电路与所述一阶补偿带隙单元来添加二阶补偿电压。
5.根据权利要求4所述的带隙电路，其中所述一阶补偿带隙单元包括电流镜，其与所述第一及第二双极晶体管耦合；在所述第一双极晶体管与参考电位之间串联耦合的第二及第三电阻器，其中所述第二双极晶体管与在所述第二与第三电阻器之间的节点连接；及运算放大器，其输入分别与在所述电流镜与所述第一及第二双极晶体管之间的节点连接，且其输出控制所述第一及第二双极晶体管。
6.根据权利要求5所述的带隙电路，其中所述电流镜是由MOS晶体管形成。
7.根据权利要求5所述的带隙电路，其中所述可控制电流源是由MOS晶体管形成且与所述电流镜耦合。
8.根据权利要求4所述的带隙电路，其中所述一阶补偿带隙单元包括第二可控制电流源，其经由串联连接的第二及第三电阻器与所述第一双极晶体管耦合且经由第四电阻器与所述第二双极晶体管耦合；且包括运算放大器，其具有与在所述第二与第三电阻器之间的节点耦合的第一输入及与在所述第四电阻器与所述第二双极晶体管之间的节点耦合的第二输入，以及控制所述第一及第二可控制电流源的输出。
9.根据权利要求2所述的带隙电路，其中所述二阶补偿电路包括第一及第二可控制电流源及与在所述第一可控制电流源与参考电位之间的接成二极管形式的第一双极晶体管串联连接的接成二极管形式的第二 MOS晶体管，其中在所述第一可控制电流源与所述MOS 晶体管之间的节点控制所述第一 MOS晶体管，且其中所述第二可控制电流源与所述并联耦合的第一 MOS晶体管及第一电阻器耦合。
10.根据权利要求9所述的带隙电路，其中二阶补偿电压通过用所述二阶补偿电压来控制所述一阶补偿带隙单元的所述双极晶体管而添加。
11.根据权利要求9所述的带隙电路，其中所述一阶补偿带隙单元包括第三可控制电流源，其通过包括第二及第三电阻器与所述第一双极晶体管的串联连接的第一支路且通过包括第四电阻器与所述第二双极晶体管的串联连接的第二支路而与接地耦合；运算放大器，其输入与在所述第二及第三电阻器之间的节点及在所述第四电阻器与所述第二双极晶体管之间的节点耦合，其中所述运算放大器的输出控制所述第一、第二及第三电流源。
12.根据权利要求11所述的带隙电路，其中所述第一、第二及第三可控制电流源是由 MOS晶体管形成。
13.一种用于产生参考电压的方法，其包括以下步骤产生一阶补偿带隙电压，及使用与第一电阻器并联耦合的第一金属氧化物半导体MOS晶体管产生二阶补偿电压， 其中所述第一 MOS晶体管被以与绝对温度成反比PTAT电压偏置；及将所述二阶补偿电压添加至所述一阶补偿带隙电压。
14.根据权利要求13所述的方法，其中所述MOS晶体管在三级管区域中进行操作。
15.根据权利要求13所述的方法，其中通过用控制信号控制所述第一MOS晶体管而产生所述二阶补偿电压，所述控制信号由为与接成二极管形式的第二 MOS晶体管串联连接的接成二极管形式的第三双极晶体管馈电的可控制电流产生。
16.根据权利要求13所述的方法，其中通过馈送第一电流至所述并联耦合的第一MOS 晶体管及第一电阻器且利用信号控制所述第一 MOS晶体管而产生所述二阶补偿电压，所述信号由为与接成二极管形式的第一双极晶体管串联连接的接成二极管形式的第二 MOS晶体管馈电的第二电流产生。
17.一种带隙电路，其包括一阶补偿带隙单元，其包括产生第一输出电压的第一及第二双极晶体管；及二阶补偿电路，其将第二输出电压添加至所述第一输出电压且包括与第一电阻器并联耦合的第一金属氧化物半导体MOS晶体管，其中所述第一 MOS晶体管被以与绝对温度成反比PTAT电压偏置，其中所述二阶补偿电路包括可控制电流源及接成二极管形式的第三双极晶体管，所述第三双极晶体管与在所述可控制电流源与参考电位之间的接成二极管形式的第二 MOS晶体管串联连接，其中由所述可控制电流源产生的电压控制所述第一 MOS晶体管。
18.根据权利要求17所述的带隙电路，其中通过将所述二阶补偿电路与所述一阶补偿带隙单元串联耦合而添加二阶补偿电压。
19.根据权利要求17所述的带隙电路，其中所述一阶补偿带隙单元包括电流镜，其与所述第一及第二双极晶体管耦合；在所述第一双极晶体管与参考电位之间串联耦合的第二及第三电阻器，其中所述第二双极晶体管与在所述第二与第三电阻器之间的节点连接；及运算放大器，其输入分别与在所述电流镜与所述第一及第二双极晶体管之间的节点连接且其输出控制所述第一及第二双极晶体管。
20.根据权利要求17所述的带隙电路，其中所述一阶补偿带隙单元包括第三可控制电流源，其通过包括第二及第三电阻器与所述第一双极晶体管的串联连接的第一支路且通过包括第四电阻器与所述第二双极晶体管的串联连接的第二支路而与接地耦合；运算放大器，其输入与在所述第二与第三电阻器之间的节点及在所述第四电阻器与所述第二双极晶体管之间的节点耦合，其中所述运算放大器的输出控制所述第一、第二及第三电流源。
21.根据权利要求17所述的带隙电路，其中通过用二阶补偿电压控制所述一阶补偿带隙单元的所述双极晶体管来添加所述二阶补偿电压。
全文摘要
本发明揭示一种带隙电路，其包括一阶补偿带隙单元，其产生第一输出电压；及二阶补偿电路，其将第二输出电压添加至所述第一输出电压且包括与第一电阻器并联耦合的第一金属氧化物半导体MOS晶体管，其中所述第一MOS晶体管被以与绝对温度成反比PTAT电压偏置。
文档编号G05F3/30GK102483637SQ201080038845
公开日2012年5月30日 申请日期2010年8月9日 优先权日2009年9月25日
发明者扬·约纳, 菲利普·德瓦尔, 费比恩·沃彻 申请人:密克罗奇普技术公司