电子器件和包括电子器件的电子系统的制作方法
【专利说明】电子器件和包括电子器件的电子系统
[0001]相关申请的交叉引用
[0002]本申请要求2014年6月16日提交的申请号为10-2014-0072995的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
[0003]本发明的示例性实施例涉及一种利用电压的电子器件和包括所述电子器件的电子系统。
【背景技术】
[0004]包括电子器件的电子系统通常包括用于产生并供应驱动该电子器件所需的电压的电压发生器件。电压发生器件可以产生用于多个电子器件的电压。换言之，电子系统可以由一个电压发生器件和多个电子器件形成。
[0005]电子器件可以包括逻辑电路。通常，逻辑电路在初始操作时段期间需要初始化操作，以稳定地操作电子器件。
[0006]图1图不了根据现有技术的电子系统。
[0007]参见图1，电子系统100包括用于产生电源电压VDD和接地电压VSS的电压发生器件I1以及第一电子器件120_1至第η电子器件120_η。第一电子器件120_1至第η电子器件120_η利用电源电压VDD和接地电压VSS来执行预定的操作，并且在产生电源电压VDD的初始时段期间(即，加电部分)初始化。
[0008]由于第一电子器件120_1至第η电子器件120_η具有相同的结构，所以下面代表性地描述第一电子器件120_1。动态随机存取存储(DRAM)器件将用作第一电子器件120_1的一个实例。
[0009]图2图示了图1中所示的第一电子器件120_1的内部结构。
[0010]参见图2，第一电子器件120_1包括第一存储块120_11至第四存储块120_14、加电信号发生电路块120_15、以及第一熔丝电路块120_16至第四熔丝电路块120_19。第一存储块120_11至第四存储块120_14储存并供应数据。加电信号发生电路块120_15产生在电源电压VDD的加电部分期间使能的加电信号PWRJJP1。第一熔丝电路块120_16至第四熔丝电路块120_19分别与第一存储块120_11至第四存储块120_14相对应，并且响应于加电信号PWRJJP1来修复第一存储块120_11至第四存储块120_14。
[0011]第一存储块120_11至第四存储块120_14中的每个包括存储体。
[0012]加电信号发生电路块120_15当电源电压VDD从大约OV开始以恒定的等级升高至目标电平VDD时，产生在加电部分期间施以脉冲的加电信号PWRJJP1。换言之，加电信号发生电路块120_15当电源电压VDD加电时将加电信号PWRJJP1使能，而当电源电压VDD升高至预定的电平以上时将加电信号PWRJJPI禁止。
[0013]第一熔丝电路块120_16至第四熔丝电路块120_19储存分别包括在第一存储块120_11至120_14中的缺陷存储器单元的地址，以用冗余存储器单元来代替缺陷存储器单元。特别地，第一熔丝电路块120_16至第四熔丝电路块120_19中的每个包括锁存单元(未图示)，并且每个锁存单元通过加电信号PWRJJP1来初始化，以及将预定的逻辑电平锁存为初始值。
[0014]然而，具有上述结构的电子系统100具有以下问题。
[0015]由于第一电子器件120_1至第n电子器件120_η接收并共享电源电压VDD，所以第一电子器件120_1至第η电子器件120_η同时加电，因而第一电子器件120_1至第η电子器件120_η同时执行它们的初始化操作。由于包括在第一电子器件120_1至第η电子器件120_η的每个中的第一熔丝电路块至第四熔丝电路块在加电部分期间同时初始化，所以这可能导致图3中所述的在初始化操作期间电子系统100中引出高峰值电流P。
【发明内容】
[0016]本发明的示例性实施例针对一种在不同的时刻初始化电子器件的逻辑电路的电子器件和包括所述电子器件的电子系统。
[0017]此外，本发明的示例性实施例针对一种在不同的时刻初始化电子器件的电子系统。
[0018]根据本发明的一个实施例，一种电子器件包括:加电信号发生电路块，其适于在源电压的加电部分期间产生加电信号；延迟电路块，其适于通过顺序地延迟加电信号来产生多个延迟信号；以及多个内部电路块，其响应于加电信号和延迟信号中对应的一个来顺序地初始化。
[0019]延迟电路块可以包括用于产生延迟信号的多个单位延迟单元。
[0020]电子器件还可以包括多个存储块，每个存储块与内部电路块中的一个相对应。
[0021 ] 存储块中的每个可以包括存储体。
[0022]内部电路块可以包括用于分别修复存储块的熔丝电路块。
[0023]熔丝电路块中的每个可以包括:多个熔丝部件，其适于基于多个熔丝的状态产生多个熔丝状态信号；多个锁存部件，其适于锁存熔丝状态信号；以及多个初始化部件，其适于响应于加电信号和延迟信号中对应的一个来将熔丝状态信号的逻辑电平初始化。
[0024]存储块、延迟电路块和内部电路块可以形成在核心区中，而加电信号发生电路块形成在外围区中。
[0025]根据本发明的另一个实施例，一种电子系统包括:电压发生器件，其适于产生源电压；延迟器件，其适于通过响应于源电压来顺序地延迟源电压的加电部分而产生多个延迟电压；以及多个电子器件，其适于响应于源电压和延迟电压中对应的一个来顺序地执行初始化操作。
[0026]源电压可以包括电源电压VDD。
[0027]延迟器件可以包括:时钟发生块，其适于产生时钟；以及多个单位延迟电路块，其彼此串联耦接，并且适于响应于时钟来产生延迟电压。
[0028]单位延迟电路块中的第η单位延迟电路块可以包括:时钟限制单元，其适于响应于延迟电压的第η延迟电压来限制时钟的触发部分；以及电压延迟单元，其适于通过响应于从时钟限制单元输出的限制时钟来将第η-l延迟电压的加电部分延迟预定的延迟量而输出第η延迟电压。
[0029]η可以包括自然数。
[0030]单位延迟电路块中的第一单位延迟电路块可以接收源电压以作为第η-l延迟电压。
[0031]时钟限制单元可以输出限制时钟，其在第η延迟电压低于预定电平的第一部分期间与时钟相对应地触发，而在第η延迟电压在预定电平以上的第二部分期间被固定在预定的逻辑电平。
[0032]电压延迟单元包括斗链式器件(BBD)。
[0033]电子器件中的每个可以包括:加电信号发生电路块，其适于在源电压和延迟电压中对应的一个的加电部分期间产生加电信号；延迟电路块，其适于通过将加电信号顺序地延迟来产生多个延迟信号；以及多个内部电路块，其响应于加电信号和延迟信号中对应的一个来顺序地初始化。
[0034]电子器件中的每个还可以包括多个存储块，并且内部电路块那里每个对应于存储块中的一个。
[0035]内部电路块包括用于分别修复存储块的熔丝电路块。
[0036]熔丝电路块中的每个可以包括:多个熔丝部件，其适于基于多个熔丝的状态来产生多个熔丝状态信号；多个锁存部件，其适于锁存熔丝状态信号；以及多个初始化部件，其适于响应于加电信号和延迟信号中对应的一个来将熔丝状态信号的逻辑电平初始化。
[0037]存储块中的每个可以包括存储体。
[0038]存储块、延迟电路块和内部电路块可以形成在核心区中，而加电信号发生电路块形成在外围区中。
[0039]延迟电路块可以包括用于产生延迟信号的多个单位延迟单元。
【附图说明】