将制作监视器添加到集成电路芯片的方法

专利名称：将制作监视器添加到集成电路芯片的方法
技术领域：
本发明涉及集成电路设计和制作领域，并且更具体地涉及用于 将缺陷监视器器件添加到集成电路芯片的方法。
背景技术：
为了成本有效地制作高级集成电路，需要驱使制造缺陷密度尽 可能地低并且需要调整工艺控制以驱使器件和电路参量及性能在指定范围内。这样做的一种方法是在划片槽(scribe line)中设置缺陷 和性能监视器结构以及测试电路。划片槽是在晶片上按阵列制作的 集成电路之间将发生切割的区域。划片槽不含集成电路的正常工作 所需的电路元件。划片槽也称为道痕(street)或者切缝(kerf)。划 片槽是进行切割以将晶片(包含许多芯片)分成各个芯片的位置。 然而，不仅最希望的监视器结构消耗划片槽的大块区域，而且另外 划片槽的区域是有限的并且随着生产率要求的增加而缩减，其结果 是所有希望的监视器都将不适合于可用的划片槽区域。因此一直需要在当前可能的集成电路上设置更多监视器结构。发明内容本发明通过利用大马士革填充形状形成监视器结构，通过在为 填充形状指定的区域中设置监视器，或者通过用监视器结构取代大 马士革填充形状，将通常包含大马士革填充形状的集成电路的各个 光掩模级的区域用于设置大马士革监视器或者监视器结构的大马士 革部分。监视器结构可以包括除大马士革结构以外的结构，即大马 士革监视器结构所连接到的晶体管。本发明的第一方面是一种用于设计集成电路的方法，包括
(a)生成集成电路的集成电路设计的光掩模级设计，该光掩模级设 计包括多个集成电路元件形状；(b)指定光掩模级设计在相邻集成 电路元件形状之间的区域，这些指定区域大到足以需要基于填充形 状规则在相邻集成电路元件之间设置填充形状，这些填充形状不是 集成电路的操作所需的；以及(c)在指定区域中的至少一个指定区 域中设置监视器结构的一个或者多个监视器结构形状，该监视器结 构不是集成电路的操作所需的。本发明的第二方面是一种制作集成电路的方法，包括(a) 生成集成电路的集成电路设计的光掩模级设计，该光掩模级设计包 括多个集成电路元件形状；(b)指定光掩模级设计在相邻集成电路 元件形状之间的区域，这些指定区域大到足以需要基于填充形状规 则在相邻集成电路元件之间设置填充形状，这些填充形状不是集成 电路的操作所需的；(c)在指定区域中的至少一个指定区域中设置 监视器结构的一个或者多个监视器结构形状，监视器结构不是集成 电路的操作所需的；(d)在光掩模设计级的指定区域中设置填充形 状，这些填充形状未连接到多个集成电路元件形状或者一个或者多 个监视器结构形状；(e)从光掩模级设计中生成掩模数据集；以及 (f)使用掩模数据集在晶片上形成图案以便制作集成电路的物理级。本发明的第三方面是一种集成电路芯片，包括在衬底上的电 介质层，该电介质层具有电路区域，包含集成电路芯片的操作所 需的集成电路；以及周围划片槽区域，不含集成电路芯片的操作所 需的集成电路；集成电路的多个布线，这些布线形成于电介质层的 电路区域中；以及在布线之间电介质层的区域中的监4见器结构和多 个填充形状，该监视器结构和这些填充形状不是集成电路的操作所 需的，该监视器结构未连接到布线，这些填充形状未连接到布线， 并且该监视器结构未连接到填充形状。本发明的第四方面是一种计算机系统，包括处理器、耦合到处 理器的地址/数据总线以及耦合以与处理器通信的计算机可读存储器 单元，该存储器单元包含当被执行时实施用于^:计集成电路的方法的指令，该方法包括以下计算机实施步骤(a)生成集成电路的集 成电路设计的光掩模级设计，该光掩模级设计包括多个集成电路元 件形状；(b)指定光掩模级设计在相邻集成电路元件形状之间的区 域，这些指定区域大到足以需要基于填充形状规则在相邻集成电路 元件之间设置填充形状，这些填充形状不是集成电路的操作所需的； 以及(c)在指定区域中的至少一个指定区域中设置监视器结构的一 个或者多个监视器结构形状，该监视器结构不是集成电路的操作所 需的。


在所附权利要求中阐述本发明的特征。然而在结合附图来阅读 时通过参照对示例性实施例的如下具体描述，将最佳地理解本发明 本身，在附图中
图1A是具有可以根据本发明来操纵的填充形状的集成电路芯 片的一部分的顶-現图，而图1B是经过图1A的线1B-1B的一黄截面图2A是图示了本发明第一实施例的具有填充形状的集成电路 芯片的一部分的顶视图，而图2B是经过图2A的线2B-2B的横截面
图3A是图示了本发明第二实施例的具有填充形状的集成电路 芯片的一部分的顶视图，而图3B是经过图3A的线3B-3B的对黄截面 图4A是图示了本发明第三实施例的具有填充形状的集成电路 芯片的一部分的顶-脱图，而图4B是经过图4A的线4B-4B的4黄截面 图5A是图示了本发明第四实施例的具有填充形状的集成电路 芯片的一部分的顶视图，而图5B是经过图5A的线5B-5B的横截面 图6A是图示了本发明第五实施例的具有填充形状的集成电路 芯片的一部分的顶视图，而图6B是经过图6A的线6B-6B的横截面图；图7A是图示了本发明第六实施例的具有填充形状的集成电路芯片的一部分的顶视图，而图7B是经过图7A的线7B-7B的横截面图；图8A是图示了本发明第七实施例的具有填充形状的集成电路 芯片的一部分的顶视图，而图8B是经过图8A的线8B-8B的横截面图；图9A是图示了本发明第八实施例的具有填充形状的集成电路 芯片的一部分的顶视图，而图9B是经过图9A的线9B-9B的横截面图；图IO是本发明第一实施例的流程图；图11是本发明第二实施例的流程图；以及图12是用于实施本发明的通用计算机的示意框图。
具体实施方式
集成电路芯片的制作通常需要一个或者多个化学机械抛光 (CMP)工艺。CMP工艺使其上正在制作集成电路的晶片的表面经 受机械打磨和化学溶解的组合，以从晶片的表面去除材料并且生成 平坦表面。将给出使用CMP工艺的两个工艺例子。使用CMP的制作步骤的第一例子是形成大马士革布线。为了 形成大马士革布线，在晶片的表面上沉积电介质层，在电介质层中 蚀刻具有布线图案的沟槽，匀厚沉积导体(例如金属)以过填充沟 槽，然后执行CMP以从沟槽之间的表面去除过量的导体并且使电介 质层的表面与导体的表面共面。在第一例子中，通过具有沟槽图案 的物理正性或者负性图像的光掩模来使电介质层上形成的光致抗蚀 剂层暴露于光，对光致抗蚀剂图像进行显影并且在光致抗蚀剂层中 蚀刻直通开口，从而产生图案。而光掩模又是根据光掩模级设计数 据集制作的，该光掩膜设计数据集包含光掩模上图案的数学表示(形 状)。在第二例子中，光掩模级设计数据集可以用来直接形成光致 抗蚀剂层中的图案。这一第二例子称为直接写入。使用CMP的制作步骤的第二例子是形成平面式电介质层，在这些电介质层中已经通过减去蚀刻工艺形成布线和其它结构，下文 称为减去布线和减去结构。在一种形成减去布线的方法中，在电介 质层上形成导体(例如铝或者铝合金)的匀厚层，在导体层上形成 光致抗蚀剂层，通过光刻工艺将光致抗蚀剂层构图为布线形状，蚀 刻掉("减去")未受光致抗蚀剂层保护的导体层，并且去除构图的 光致抗蚀剂层。接着形成厚度比在布线之间的间隔中填充的并且覆盖布线的原金属层的厚度更大的第二匀厚电介质层。最后执行CMP线共面。可以针对不同电介质层的交替的布线层以及连4妄布线的过 孔层重复该过程。然而对于大马士革或者减去工艺而言，材料(电介质和/或金 属)去除的不均匀性是导体面积(沟槽中的导体面积或者减去布线 的宽度)与电介质面积(在沟槽之间或者在减去布线之间的电介质 面积)之比的函数。通常晶片表面的大块区域没有布线(在一个例 子中，各芯片区域中在约10%与约70%之间的区域没有布线)，而 导体面积与电介质面积之比通常在集成电路芯片的给定制作级的不同区域中变化很大。为了使导体面积与电介质面积之比在整个集成 电路芯片制作级上更均匀并且由此增加CMP工艺的均匀性，根据复 杂的填充形状规则将大马士革或者减去填充形状引入到在导体之间 的间隔中，其中一些规则将在下文中加以讨论。将使用大马士革结构(如下文描述的布线、过孔、填充形状和 监视器结构)来描述本发明，但是应当理解本发明也可适用于减去 结构(布线、过孔、填充形状和监视器结构)。另外本发明可适用 于如下结构，在这些结构中通过除大马士革工艺和减去工艺以外的 方法来形成布线，但是这些方法需要对与布线相接触的电介质层的 CMP步骤作为结构制作工艺的一部分。出于本发明的目的，术语大马士革形状将用来指代集成电路芯
片的物理实体，而术语形状将用来指代掩模图像或者光掩模数据集 中掩模图像的数学表示。出于本发明的目的，大马士革填充形状的如下特性是适用的。 在蚀刻到支撑层中的特别布置和隔离的沟槽(或者孔)中，与大马 士革集成电路元件形状相同地并且同时地形成大马士革填充形状。 由与大马士革集成电路元件形状相同的材料形成大马士革填充形 状。大马士革填充形状在它们自己的制作级中不相互连接或者不连 接到大马士革集成电路元件形状(即大马士革布线或者过孔)，或 者在任何其它制作级中不连接到其它大马士革填充形状和大马士革 集成电路元件形状。对于集成电路芯片的一个或者多个集成电路的 工作而言需要大马士革集成电路元件形状，大马士革填充形状不是集成电路芯片的一个或者多个集成电路的一部分。大马士革填充形 状通常使用于集成电路的布线级中，其中大马士革集成电路元件形 状是布线、布线|殳以及在紧邻的布线级中布线和布线段之间的过孔， 而支撑层是电介质层。图1A是具有可以根据本发明来操纵的大马士革填充形状的集成电路芯片的一部分的顶视图，而图1B是经过图1A的线1B-1B的 横截面图。在图1A和图1B中，半导体衬底100 (见图1B)具有形 成于衬底的顶表面上的第一电介质层105和形成于该第一电介质层 的顶表面120上的第二电介质层115。大马士革布线125A、 125B和 125C形成于第二电介质层115中。相应大马士革布线125A、 125B 和125C的顶表面130A、 130B和130C彼此共面并与第二电介质层 115的顶表面135共面。大马士革过孔140将布线125B与形成于第 一电介质层105中的大马士革布线145连接。多个大马士革化的大 马士革填充形状150在大马士革布线125A与大马士革布线125B之 间形成于第二电介质层115中。大马士革填充形状150的顶表面155 与第二电介质层115的顶表面135共面。宽度W1、长度L1以及相 邻大马士革填充形状150之间的间隔Sl由与第二电介质层115相关 联的掩模级的填充形状规则确定。大马士革填充形状与大马士革布 线之间的最小间隔S2和最大间隔S3也包含于填充形状规则中。选 择长度L1、宽度W1以及间隔S1、 S2和S3，以便在大马士革填充 形状150的制作中使用的光刻步骤过程中可容易印制，并且大于最 小基本规则(即光刻步骤可印制的最小图像尺寸加上与沟槽形成步 骤相关联的任何蚀刻偏差)。用于线间隔的最小基本规则的值可以 不同于用于线宽度的最小基本规则的值。衬底100可以包含有源器件，比如场效应晶体管(FET)和二 极管，以及可以包含使用布线来连接到电路中的无源器件，比如电 阻器和电容器，其中这些布线比如是第一和第二电介质层105和115 中的布线125A、 125B、 125C和145以及过孔140以及连4妾衬底中 的器件(未示出)和第一电介质层105中的布线(比如大马士革布 线145 )的接触(未示出)。在图1B中，按照第一光掩模级设计数据集在范围和位置上限 定大马士革布线145，该第一光掩模级设计数据集包含用来生成第一 光掩模的布线形状的数学表示。按照第二光掩模级设计数据集来限 定大马士革过孔140，该第二光掩模级设计数据集包含用来生成第二 光掩模的过孔形状的数学表示。按照第三光掩模级设计数据集来限 定大马士革布线125A、 125B、 125C和大马士革填充形状150，该第 三光掩模级设计数据集包含用来生成第三光掩模的布线形状和填充 形状的数学表示。图2A是图示了本发明第 一 实施例的具有大马士革填充形状的 集成电路芯片的一部分的顶视图，而图2B是经过图2A的线2B-2B 的横截面图。在图2A和图2B中，电探测式开路监视器160取代图 1A和图1B的大马士革填充形状150的子集。在图2A和图2B的例 子中，开路监视器160包括通过大马士革布线165 —体串联连接的 大马士革填充成形区域150A。填充成形大马士革区域150A不是大 马士革填充形状但是具有与大马士革填充形状的几何形状相同或者 相似的几何形状。在一个例子中，大马士革填充成形区域150A设置 于与它们所取代的大马士革填充形状相同的位置并且具有与这些大 马士革填充形状相同的尺度，而大马士革布线165具有宽度W2。在 第一例子中，W2小于Wl但是等于或者大于最小基本规则值。在第 二例子中，W2小于Wl并且小于最小基本规则值(在本领域中已知 用以生成次最小图像的许多方法)。由此，开路监视器160具有与 仅含大马士革填充形状的区域大致相同的大马士革形状密度，尤其 是在将大马士革布线165按照最小基本规则来制作时更为如此。图3A是图示了本发明第二实施例的具有大马士革填充形状的 集成电路芯片的一部分的顶视图，而图3B是经过图3A的线3B-3B 的横截面图。在图3A和图3B中，电探测式短路监视器170取代图 1A和图1B的大马士革填充形状150的子集。在图3A和图3B的例 子中，短路监视器170包括大马士革填充成形区域150B,这些区域 包括由间隔175A分隔开的两个半区域150C和150D。间隔175A具 有宽度S4。半区域150C通过布线180A来一体地串联连4妄而半区域 150D通过大马士革布线180B来一体地串联连接。通过具有宽度S5 的间隔175B来分隔开大马士革布线180A和180B。在一个例子中， 大马士革填充成形区域150B设置于与它们所取代的大马士革填充 形状相同的位置并且具有与这些大马士革填充形状相同的尺度，而 大马士革布线180A和180B具有宽度W2。在第一例子中，S4、 S5 或者S4和S5均等于或者大于最小基本规则值。在第二例子中，S4 或者S5或者S4和S5均小于最小基本规则值。在第一或者第二例子 中，S4可以等于S5。由此，短路监视器170具有与仅含大马士革填 充形状的区域大致相同的形状密度，尤其是在将间隔175A和175B 以及大马士革布线180A和180B按照最小基本规则来制作时更为如 此。图4A是图示了本发明第三实施例的具有大马士革填充形状的 集成电路芯片的一部分的顶-f见图，而图4B是经过图4A的线4B-4B 的横截面图。在图4A和图4B中，电压对比短路监视器185取代图 1A和图1B的大马士革填充形状150的子集。短路监视器185包括 可以通过探针来接地的大马士革中央垫190以及与大马士革中央垫 190间隔开距离S6的多个周围大马士革外垫150E。在一个例子中， 大马士革外垫150E设置于与它们所取代的大马士革填充形状相同 的位置并且具有与这些大马士革填充形状相同的尺度。在第一例子 中，S6等于或者大于最小基本规则值。在第二例子中，S6小于最小 基本规则值。在根据本发明实际地生成光掩模数据集时，填充形状 被去除并且可以被一些监视器形状所取代，这些监视器形状与它们 所取代的填充形状相同并且相对于这些填充形状而言相同地:故定 位。在通过参考整体地引入于此的Mahant-Shetti等人的美国专利 第5,159,752号中具体描述了电压对比测量。图5A是图示了本发明第四实施例的具有大马士革填充形状的 集成电路芯片的一部分的顶视图，而图5B是经过图5A的线5B-5B 的横截面图。在图5A和图5B中，电压对比开路监视器195取代图 1A和图1B的大马士革填充形状150的子集。开路监视器195包括 可以通过探针来接地的大马士革中央垫200以及通过大马士革布线 205连接到大马士革中央垫200的多个周围大马士革外垫150E。在 一个例子中，大马士革外垫150E设置于与它们所取代的大马士革填 充形状相同的位置并且具有与这些大马士革填充形状相同的尺度。 大马士革布线205具有宽度W2。图6A是图示了本发明第五实施例的具有大马士革填充形状的 集成电路芯片的一部分的顶视图，而图6B是经过图6A的线6B-6B 的横截面图。在图6A和图6B中，电探测式开路和短路监视器210 取代图1A和图1B的大马士革填充形状150的子集。开路和短路监 视器210包括以距离S7间隔开的第一大马士革蛇形布线215和第二 大马士革蛇形布线220。大马士革蛇形布线215的相对端连接到不同 的大马士革填充形状150以允许:探测，而大马士革蛇形布线220的 相对端连接到不同的大马士革填充形状150以允许探测。在第一例 子中，S7等于或者大于最小基本规则值。在第二例子中，S7小于最 小基本规则值。图6A和图6B说明了监视器结构无需总是近似于大
马士革填充形状的几何形状或者按照填充形状规则来制作。至此为止，已经考虑了仅需要一级的监视器结构。现在将转向需要两级或者更多级的监视器结构。图7A是图示了本发明第六实施例的具有大马士革填充形状的集成电路芯片的一部分的顶视图，而图7B是经过图7A的线7B-7B 的横截面图。在图7A和图7B中，电探测式过孔链监视器225取代 图1A和图1B的大马士革填充形状150的子集。过孔链监视器允许 分析在过孔与该过孔所连接的布线之间的接触电阻。在图7A和图 7B的例子中，过孔链监视器225包括大马士革填充成形区域150F, 这些区域各具有大马士革过孔230并且通过交替在电介质层215中 的第一大马士革布线235和在第一电介质层105中的第二大马士革 布线240来一体地串联连接。在一个例子中，大马士革填充形状区 域150F设置于与它们所取代的大马士革填充形状相同的位置并且具 有与这些大马士革填充形状相同的尺度，而大马士革布线235具有 宽度W2。由此，过孔链监视器225具有与仅含大马士革填充形状的 区域大致相同的形状密度，尤其是在大马士革布线235按照最小基 本规则来制作时更为如此。图8A是图示了本发明第七实施例的具有大马士革填充形状的 集成电路芯片的一部分的顶视图，而图8B是经过图8A的线8B-8B 的横截面图。在图8A和图8B中，电压对比短路监视器245取代图 1A和图1B的大马士革填充形状150的子集。除了通过大马士革过 孔250、大马士革垫255、大马士革柱260和扩散接触265向衬底100 提供接地大马士革中央垫190之外，短路监视器245类似于在图4A 和图4B中所示并且在上文中所述的短路监视器185。图5A和图5B 中所示并且在上文中所述的开口监视器195可以类似地接地。上文提出的监视器结构都是缺陷监视器。也可以如在图9A和 图9B中所示和在下文中所述那样将参量监视器和性能监视器插入 到此外填充有填充形状的间隔中。图9A是图示了本发明第八实施例的具有填充形状的集成电路 芯片的一部分的顶视图，而图9B是经过图9A的线9B-9B的横截面 图。通过利用位于未使用的门阵列区域上方的填充形状的区域，根 据本发明可以实施复杂的监视器结构，包括但不限于电阻监视器、 电容监视器、电感监视器、栅氧化物监视器、环形振荡器频率监视 器、FET漏电流监视器、FET开关速度监视器，并且更一般地为需 要连接到电路中的有源和无源器件的监视器。在图9A和图9B中， 在衬底100和第一电介质层105中形成包括NFET 270A和PFET 270B的门阵列。各NFET 270A包括全部形成于衬底100中的沟道 275A和源极/漏极280A以及在第一电介质层105中形成的斥册电介质 (未示出)上方的栅电极290A。各PFET270B包括全部形成于衬底 100中形成的阱285中的沟道275B和源极/漏极280B以及在第一电 介质层105中形成的4册电介质(未示出)上方的4册电才及290B。 NFET 和PFET区域通过电介质隔离295来隔离。电路布线(大马士革布线、 大马士革过孔、大马士革接触)形成于第一电介质层105中和第二 电介质层115中。第二电介质层115中形成的电路布线取代图1A和 图1B的大马士革填充形状150的子集。图10是本发明的第一实施例的流程图。在步骤300中通常从 连线表创建称为形状文件的物理布局文件。从作为集成电路的电路 示意性表示的连线表文件生成形状文件。形状文件是制作各光掩模 所需的几何形状的表示并且包含集成电路元件形状，其中这些光掩 模是制作集成电路的所有级所需的。在步骤305中，分析第一或者当前光掩模级的开放区域，并且 基于填充形状和规则文件310中的填充形状选择和设置规则来选择 填充形状而且以在集成电路元件形状之间为基础在开放区域中设置 这些填充形状。填充形状规则的例子包括但不限于填充形状的几 何形状和尺度、能够设置填充形状与集成电路形状相距的最小和最 大距离、在填充形状与用来设置填充形状的模板图案之间的距离。对于需要多个光掩模级的监视器结构，可以执行预测以检查是否也 存在有在其它光掩模级中在恰当位置的所需区域。
在步骤315中，基于希望向集成电路芯片设计添加什么类型的监视器，从监视器形状文件320中选择监视器结构。在步骤325中， 确定是否有大到足以容纳所选监视器结构的填充形状的区域。如果 有大到足以容纳所选监视器结构的填充形状的区域，贝'J该方法继续 到步骤330。如果没有足够大的区域，则该方法将继续到步骤332。 在步骤332中，确定监视器结构是否能够缩放到更小尺寸。如果能 够则该方法循环回到步骤325,否则该方法继续到步骤340。在步骤330中去除足够的填充形状以容纳监视器形状，而在步 骤335中添加监视器形状。接着在步骤340中，确定是否要在当前 光掩模级中设置其它监视器。如果要设置其它监视器，则该方法循 环回到步骤315,否则该方法继续到步骤345。在步骤345中，确定 是否要在下 一光掩模级中设置任何监视器。此外还确定当前光掩模 级中设置的任何监视器结构是否需要在另一光掩模级中设置其它监 视器结构以完成监视器结构(即比如在图8A、图8B、图9A和图9B 中所示以及在上文中所述的多级监视器结构)。这能够通过将标志 附加到多级监视器形状来实现。如果要设置其它监视器形状，则该 方法循环回到步骤305，否则该方法继续到步骤350。在步骤350中，执行对形状文件的附加处理以生成掩模数据集 (例如GL1 (图形语言1 )卡片组(deck))来驱动掩模制作设备或 者驱动直接晶片写入设备。在直接写入中，通过直接读取掩模数据 集的工具将图案直接转移到光致抗蚀剂或者在晶片上的其它层，而 不使用光掩模。直接写入电子束工具是这种工具的例子。步骤300 至350通常利用通用计算机来执行。然后在步骤355中制作掩模而 在步骤360中制作集成电路。在直接写入制作工艺中除去步骤355。图11是本发明第二实施例的流程图。上文已经参照图IO描述 了步骤300。在步骤370中，分析在第一或者当前光掩模级的集成电 路元件形状之间的区域。在步骤375中，选择要插入集成电路设计 中的监视器，并且基于在监视器形状文件320中列出的各监视器的 形状文件的面积要求，针对各监视器结构为形状的设置指定开放区 域块。对于需要多个光掩模级的监视器结构，可以执行预测以检查 是否也存在有在其它光掩模级中在恰当位置的所需区域。在步骤380 中，在分配给监视器的区域块中设置所选监视器填充形状。在步骤385中，基于来自填充形状和规则文件310的填充形状规则来设置填 充形状。接着在步骤390中，确定是否要在下一光掩模级中设置任何监 视器。另外，确定是否当前光掩模级中设置的任何监视器结构需要 在另一光掩模级中设置其它监视器结构以完成监视器结构(即比如 在图8A、图8B、图9A和图9B中所示以及在上文中所述的多级监 视器结构)。这能够通过将标志附加到多级监视器形状来实现。如 果要设置其它监视器形状，则该方法循环回到步骤370,否则该方法 继续到步骤350。上文已经参照图10描述了步骤350、 355和360。图12是用于实施本发明的通用计算机的示意性框图。 一般而 言，利用通用计算机来实施这里针对将制作监视器添加到集成电路 芯片设计而描述的方法，而该方法可以一皮编码成在可移动介质或者 硬介质上的指令集用于由通用计算机使用。图12是用于实施本发明 的通用计算机的示意性框图。在图12中，计算机系统400具有至少 一个微处理器或者中央处理单元(CPU) 405。 CPU 405经由系统总 线410互连到随机存取存储器(RAM) 415、只读存储器(ROM) 420、用于连接可移动数据和/或程序存储设备430以及海量数据和/ 或程序存储设备435的输入/输出U/0)适配器425、用于连接键盘 445和鼠标450的用户接口适配器440、用于连接数据端口 460的端 口适配器455以及用于连接显示器设备470的显示器适配器465。ROM 420包含用于计算机系统400的基本操作系统。该操作 系统可以可选地驻留于RAM 415中或者本领域中已知的其它位置。 可移动数据存储设备和/或程序存储设备430的例子包括磁介质如软 盘驱动器和磁带驱动器以及光介质如CDROM驱动器。海量数据存 储设备和/或程序存储设备435的例子包括硬盘驱动器和非易失性存 储器如闪存。除了键盘445和鼠标450之外，其它用户输入设备如 轨迹球、书写板、压力垫、麦克风、光笔和位置感测屏幕显示器也可以连接到用户接口 440。显示器设备的例子包括阴极射线管(CRT ) 和液晶显示器(LCD)。具有适当应用接口的计算机程序可以由本领域4支术人员创建 并且存储于系统或者数据和/或程序存储设备上以简化本发明的实 施。在操作中，在适当的可移动数据存储设备和/或程序存储设备430 上加载、通过数据端口 460馈送或者使用键盘445键入用于本发明 的信息或者被创建用来实现本发明的计算机程序。由此，本发明允许在当前仅使用划片槽区域就可能的集成电路 上设置更多监视器结构。上文给出对本发明实施例的描述以便于理解本发明。将理解本 发明不限于这里描述的特定实施例，而是能够在不脱离本发明的范 围情况下进行现在对于本领域技术人员而言变得明显的各种修改、 重新布置和替换。因此本意在于所附权利要求涵盖所有这些落入本 发明的真实精神和范围内的修改和变化。
权利要求
1. 一种设计集成电路的方法，包括(a)生成所述集成电路的集成电路设计的光掩模级设计，所述 光掩模级设计包括多个集成电路元件形状；(b )指定所述光掩模级设计在相邻集成电路元件形状之间的区 域，所述指定区域大到足以需要基于填充形状规则在所述相邻集成 电路元件之间设置填充形状，所述填充形状不是所述集成电路的操 作所需的；以及(c) 在所述指定区域中的至少一个指定区域中设置监视器结构 的一个或者多个监视器结构形状，所述监视器结构不是所述集成电 路的操作所需的。
2. 根据权利要求1所述的方法，还包括(d) 在所述指定区域中设置填充形状，所述填充形状未连接到 所述多个集成电路元件形状或者所述一个或者多个监视器结构形 状。
3. 根据权利要求1所述的方法，还包括在步骤(c)之前，(d)确定是否有任何指定区域具有用以容 纳所述一个或者多个监视器结构形状的充足尺寸。
4. 根据权利要求1所述的方法，还包括 在步骤(b)与(c)之间在所述指定区域中设置填充形状，所述填充形状未连接到所述 多个集成电路元件形状；以及从所述指定区域中的至少 一 个指定区域中去除选定数目的所述 填充形状，以在所述指定区域中的所述至少一个指定区域内提供一 个或者多个监视器形状区域；以及其中步骤(c)在所述监视器形状区域中设置所述一个或者多个 监视器结构形状。
5. 根据权利要求1所述的方法，其中在步骤(a)与步骤(b) 之间执行步骤(c),而所述方法还包括在步骤(b)之后，(d) 在所述指定区域中设置填充形状，所述填充形状未连接到所述多个 集成电路元件形状或者所述一个或者多个监视器结构形状。
6. 根据权利要求1所述的方法，其中所述一个或者多个监视器 结构形状中 一个监视器结构形状的 一部分具有与所述填充形状中如 下填充形状的形状相同的形状，该填充形状另外将占用与所述一个 或者多个监视器结构形状中至少 一 个监视器结构形状的所述部分相 同的位置。
7. 根据权利要求1所述的方法，其中包括所述一个或者多个监 视器结构形状的选定区域具有监视器结构形状与空的间隔的比率， 该比率约等于在基于填充形状而不是所述监视器结构形状来在所述 选定区域中设置所述填充形状的情况下的填充形状与空的间隔的比率。
8. 根据权利要求1所述的方法，其中所述监视器结构是用于监 视如下项目的监视器或者所述监视器的一部分在所述集成电路的 制作过程中工艺引起的缺陷；在所述集成电路的制作过程中或者之 后所述集成电路或者所述集成电路的元件的电特性；或者在所述集 成电路的制作过程中或者之后所述集成电路或者所述集成电路的元 件的性能标准。
9. 根据权利要求8所述的方法，其中所述工艺引起的缺陷包括 开路缺陷和短路缺陷，所述电特性包括电阻、电容和电感，以及其 中所述性能标准包括信号传播频率和晶体管开关速度。
10. —种制作集成电路的方法，包括(a)生成所述集成电路的集成电路设计的光掩模级设计，所述 光掩模级设计包括多个集成电路元件形状；(b )指定所述光掩模级设计在相邻集成电路元件形状之间的区 域，所述指定区域大到足以需要基于填充形状规则在所述相邻集成 电路元件之间设置填充形状，所述填充形状不是所述集成电路的操 作所需的； (C )在所述指定区域中的至少 一个指定区域中设置监视器结构 的一个或者多个监视器结构形状，所述监视器结构不是所述集成电路的操作所需的；(d) 在所述光掩模设计级的所述指定区域中设置填充形状，所 述填充形状未连接到所述多个集成电路元件形状或者所述一个或者 多个监视器结构形状；(e) 从所述光掩模级设计中生成掩模数据集；以及(f) 使用所述掩模数据集在晶片上形成图案以便制作所述集成 电3各的物理级。
11. 根据权利要求10所述的方法，还包括在步骤(f)之后，在所述集成电路的所述物理级的制作过程中 执行化学机械抛光工艺。
12. 根据权利要求10所述的方法，还包括在步骤(c)之前，(d)确定是否有任何指定区域具有用以容 纳所述一个或者多个监视器结构形状的充足尺寸。
13. 根据权利要求10所述的方法，还包括 在步骤(b)与(c)之间在所述指定区域中设置填充形状，所述填充形状未连接到所述 多个集成电路元件形状；以及从所述指定区域中的至少 一个指定区域中去除选定数目的所述 填充形状，以在所述指定区域中的所述至少一个指定区域内提供一 个或者多个监视器形状区域；以及其中步骤(c)在所述监视器形状区域中设置所述一个或者多个 监视器结构形状。
14. 根据权利要求IO所述的方法，其中在步骤(a)与步骤(b) 之间执行步骤(c)，而所述方法还包括在步骤(b)之后，(d) 在所述指定区域中设置填充形状，所述填充形状未连接到所述多个 集成电路元件形状或者所述一个或者多个监视器结构形状。
15. 根据权利要求IO所述的方法，其中所述一个或者多个监视 器结构形状中 一 个监视器结构形状的 一 部分具有与所述填充形状中 如下填充形状的形状相同的形状，该填充形状另外将占用与所述一 个或者多个监视器结构形状中至少 一 个监视器结构形状的所述部分 相同的位置。
16. 根据权利要求IO所述的方法，其中包括所述一个或者多个 监视器结构形状的选定区域具有监视器结构形状与空的间隔的比 率，该比率约等于在基于填充形状而不是所述监视器结构形状来在 所述选定区域中设置所述填充形状的情况下的填充形状与空的间隔 的比率。
17. 根据权利要求10所述的方法，其中所述监视器结构是用于 监视如下项目的监视器或者所述监视器的一部分在所述集成电路 的制作过程中工艺引起的缺陷；在所述集成电路的制作过程中或者 之后所述集成电路或者所述集成电路的元件的电特性；或者在所述 集成电路的制作过程中或者之后所述集成电路或者所述集成电路的 元件的性能标准。
18. 根据权利要求17所述的方法，其中所述工艺引起的缺陷包 括开路缺陷和短路缺陷，所述电特性包括电阻、电容和电感，以及 其中所述性能标准包括信号传播频率和晶体管开关速度。
19. 一种集成电路芯片，包括在衬底上的电介质层，所述电介质层具有电路区域，包含所 述集成电路芯片的操作所需的集成电路；以及周围划片槽区域，不 含所述集成电路芯片的操作所需的集成电路；集成电路的多个布线，所述布线形成于所述电介质层的所述电 路区域中；以及在所述布线之间所述电介质层的区域中的监视器结构和多个填 充形状，所述监视器结构和所述填充形状不是所述集成电路的操作 所需的，所述监视器结构未连接到所述布线，所述填充形状未连接 到所述布线，并且所述监视器结构未连接到所述填充形状。
20. 根据权利要求19所述的集成电路芯片，其中所述监视器结构包括具有与所述填充形状中 一个填充形状的形状相同的形状的一 部分。
21. 根据权利要求19所述的集成电路芯片，其中所述监视器结的第一区域中的表面积之比约等于所述填充形状的表面积与所述电 介质层在所述电介质层的仅含所述填充形状的第二区域中的表面积 之比，所述第一区域的表面积约等于所述第二区域的表面积。
22. 根据权利要求19所述的集成电路芯片，其中所述布线是大 马士革布线，所述监视器结构是大马士革监视器结构，而所述填充 形状是大马士革填充形状。
23. 根据权利要求19所述的集成电路芯片，其中所述布线是减 去布线，所述监视器结构是减去监视器结构，而所述填充形状是减 去填充形状。
24. 根据权利要求19所述的集成电路芯片，其中所述布线、所 述监视器结构、所述填充形状和所述电介质层的顶表面共面。
25. —种计算机系统，包括处理器、耦合到所述处理器的地址/ 数据总线以及耦合为与所述处理器通信的计算机可读存储器单元， 所述存储器单元包含当被执行时实施用于设计集成电路的方法的指 令，所述方法包括以下计算机实施步骤(a)生成所述集成电路的集成电路设计的光掩模级设计，所述 光掩模级设计包括多个集成电路元件形状；(b )指定所述光掩模级设计在相邻集成电路元件形状之间的区 域，所述指定区域大到足以需要基于填充形状规则在所述相邻集成 电路元件之间设置填充形状，所述填充形状不是所述集成电路的操 作所需的；以及(c)在所述指定区域中的至少一个指定区域中设置监视器结构 的一个或者多个监视器结构形状，所述监视器结构不是所述集成电 路的操作所需的。
26. 根据权利要求25所述的计算机系统，所述方法步骤还包括(d)在所述指定区域中设置填充形状，所述填充形状未连接到 所述多个集成电路元件形状或者所述一个或者多个监视器结构形 状。
27. 根据权利要求25所述的计算机系统，所述方法步骤还包括 在步骤(c)之前，(d)确定是否有任何指定区域具有用以容纳所述一个或者多个监视器结构形状的充足尺寸。
28. 根据权利要求25所述的计算机系统，所述方法步骤还包括 在步骤(b)与(c)之间在所述指定区域中设置填充形状，所述填充形状未连接到所述 多个集成电路元件形状；以及从所述指定区域中的至少 一个指定区域中去除选定数目的所述 填充形状，以在所述指定区域中的所述至少一个指定区域内提供一 个或者多个监视器形状区域；以及其中步骤(c)在所述监视器形状区域中设置所述一个或者多个 监视器结构形状。
29. 根据权利要求25所述的计算机系统，其中在方法步骤(a) 与(b)之间执行方法步骤(c),而所述方法还包括在方法步骤(b)之后，方法步骤(d)在所述指定区域中设置填充形状，所述 填充形状未连接到所述多个集成电路元件形状或者所述一个或者多 个监视器结构形状。
30. 根据权利要求25所述的计算机系统，其中所述一个或者多 个监视器结构形状中 一个监视器结构形状的 一部分具有与所述填充 形状中如下填充形状的形状相同的形状，该填充形状另外将占用与 所述一个或者多个监视器结构形状中至少一个监视器结构形状的所 述部分相同的位置。
31. 根据权利要求25所述的计算机系统，其中包括所述一个或 者多个监视器结构形状的选定区域具有监视器结构形状与空的间隔 的比率，该比率约等于在基于填充形状而不是所述监视器结构形状 来在所述选定区域中设置所述填充形状的情况下的填充形状与空的间隔的比率。
32. 根据权利要求25所述的计算机系统，其中所述监视器结构 是用于监视如下项目的监视器或者所述监视器的一部分在所述集 成电路的制作过程中工艺引起的缺陷；在所述集成电路的制作过程 中或者之后所述集成电路或者所述集成电路的元件的电特性；或者 在所述集成电路的制作过程中或者之后所述集成电路或者所述集成 电路的元件的性能标准。
33. 根据权利要求32所述的计算机系统，其中所述工艺引起的 缺陷包括开路缺陷和短路缺陷，所述电特性包括电阻、电容和电感， 以及其中所述性能标准包括信号传播频率和晶体管开关速度。
全文摘要
一种集成电路，一种用于设计该集成电路的方法和系统，以及一种用于制作该集成电路的方法。该方法包括(a)生成集成电路的集成电路设计(300)的光掩模级设计，该光掩模级设计包括多个集成电路元件形状；(b)指定光掩模级设计在相邻集成电路元件形状之间的区域，这些指定区域大到足以需要基于填充形状规则(310)在相邻集成电路元件之间设置填充形状(305)，这些填充形状不是集成电路的操作所需的；以及(c)在指定区域中的至少一个指定区域中设置监视器结构(315)的一个或者多个监视器结构形状(320)，该监视器结构不是集成电路的操作所需的。
文档编号G06F17/50GK101147148SQ200580049261
公开日2008年3月19日 申请日期2005年12月22日 优先权日2005年4月4日
发明者D·P·瓦尔特, G·巴赞, J·M·科恩, J·W·阿基森, M·S·格雷迪, T·G·索普查克 申请人:国际商业机器公司