车辆装车计数控制系统的制作方法

本发明涉及物流领域，尤其是一种车辆装车计数控制系统。

背景技术：

在化肥、水泥、饲料、粮库等生产企业，每天都需要发运大量的袋装产品，装车过程中通常采用人工逐袋统计的方式计数，待达到装车袋数之后，通知输送皮带停止运转。人工计数容易出现差错，造成公司损失或者与提货人员发生纠纷；人工计数效率低，成本高。

技术实现要素：

为了解决现有袋装产品装车计数中所存在的问题，本发明提供了一种车辆装车计数控制系统，包括控制器单元、人机界面单元、l路装车皮带驱动单元、l路计数信号产生单元、l路抗干扰电路单元。所述l为大于等于1的整数。

l路装车皮带驱动单元与控制器单元连接，用于驱动l路装车皮带系统运行；人机界面单元与控制器单元连接，用于设定和显示装车数量、启动l路装车皮带系统运行开始装车；l路计数信号产生单元分部安装在l路装车皮带系统上，分别产生并输出l路计数初始脉冲；l路计数初始脉冲分别送至l路抗干扰电路单元的输入脉冲端；l路抗干扰电路单元的输出脉冲端连接至控制器单元。

启动l路装车皮带系统运行开始装车后，控制器单元依据l路抗干扰电路单元的输出脉冲对车辆装车数量进行计数，达到设定的装车数量后，停止l路装车皮带系统运行。

所述l路计数信号产生单元均为光电开关传感器。所述控制器单元为可编程序控制器。

所述l路抗干扰电路单元均为同样的抗干扰电路单元；所述抗干扰电路单元包括移位寄存器、采样值1个数统计器、采样值0个数统计器、比较阈值设定器、第一数值比较器、第二数值比较器、rs触发器、振荡器。

移位寄存器包括串行输入端、n位并行输出端、采样时钟脉冲输入端，移位寄存器的串行输入端为抗干扰电路单元的输入脉冲端，移位寄存器的n位并行输出端输出序列数据；采样值1个数统计器的输入为序列数据，输出为采样值1个数统计值；采样值0个数统计器的输入为序列数据，输出为采样值0个数统计值；比较阈值设定器的输出为比较阈值；第一数值比较器的输入为采样值1个数统计值和比较阈值，输出为第一置位信号；第二数值比较器的输入为采样值0个数统计值和比较阈值，输出为第二置位信号；rs触发器的输入为第一置位信号和第二置位信号，输出端为抗干扰电路单元的输出脉冲端；振荡器输出采样时钟脉冲。

所述序列数据为移位寄存器在采样时钟脉冲边沿对输入脉冲的最近n次采样值，所述采样值为二进制数据数据0或者1，所述n为大于等于2的整数。所述比较阈值为大于n/2(n除以2)且小于等于n的整数。

所述采样值1个数统计器的功能是，输出的采样值1个数统计值为输入的序列数据中“1”的个数的数量值；所述采样值0个数统计器的功能是，输出的采样值0个数统计值为输入的序列数据中“0”的个数的数量值。

所述第一数值比较器的功能是，当采样值1个数统计值大于等于比较阈值时，输出的第一置位信号有效，否则输出的第一置位信号无效；所述第二数值比较器的功能是，当采样值0个数统计值大于等于比较阈值时，输出的第二置位信号有效，否则输出的第二置位信号无效。

第一置位信号为rs触发器的置位信号，第二置位信号为rs触发器的复位信号；输出脉冲从rs触发器的同相输出端输出，输出脉冲或者从rs触发器的反相输出端输出。

本发明的有益效果是：装车时对1路或者多路装车产品自动计数，避免了人工计数容易出现差错的问题；计数脉冲能够自动滤除正窄脉冲干扰和负窄脉冲干扰，保证了计数的准确性；滤除窄脉冲抗干扰的效果能够通过改变移位寄存器并行输出端的位数，或者是改变比较阈值的大小进行调节。

附图说明

图1为车辆装车计数控制系统实施例框图；

图2为计数信号产生单元实施例；

图3为抗干扰电路单元实施例；

图4为n＝5时移位寄存器实施例；

图5为n＝5时采样值1个数统计器实施例；

图6为n＝5时采样值0个数统计器实施例；

图7为n＝5时比较阈值设定器和第一数值比较器的实施例；

图8为rs触发器实施例；

图9为振荡器实施例；

图10为n＝5时输入输出脉冲抗干扰效果示意图。

具体实施方式

以下结合附图对本发明作进一步说明。

如图1所示为l＝2时车辆装车计数控制系统实施例框图，用于控制和驱动有2路装车皮带输送装置的装车系统，包括2路计数信号产生单元、2路抗干扰电路单元、控制器单元10、2路装车皮带驱动单元11、人机界面单元12，2路计数信号产生单元为1#计数信号产生单元、2#计数信号产生单元，2路抗干扰电路单元为1#抗干扰电路单元和2#抗干扰电路单元。

如图2所示为1#计数信号产生单元的实施例，采用欧姆龙对射式光电开关，投光器201的型号为e3zg-t61-s；受光器202的型号为e3zg-t61-s，其输出端out1采用npn三极管集电极开路输出，电阻r201为其集电极电阻，1#计数信号产生单元的1#计数初始脉冲p10从受光器202的out1端输出。图5中，+vcc为光电开关的供电电源，gnd为公共地。1#计数信号产生单元也可以采用其他对射式光电开关、反射式光电开关，光电开关的脉冲输出形式也可以是其他形式的输出类型。2#计数信号产生单元的电路和结构与1#计数信号产生单元相同。1#、2#这2路计数信号产生单元分别安装在2路装车皮带输送装置上，分别用于装车产品经由2路装车皮带输送装置装车时产生计数初始脉冲p11、p21。

l＝2时车辆装车计数控制系统实施例中，1#抗干扰电路单元和2#抗干扰电路单元采用具有相同结构的抗干扰电路单元。计数初始脉冲p11、p21分别从1#抗干扰电路单元、2#抗干扰电路单元的输入脉冲端输入，1#抗干扰电路单元、2#抗干扰电路单元的输出脉冲端分别输出计数脉冲p12、p22，p12、p22被连接至控制器单元10，即被连接至plc的2个计数输入端。

如图3所示为抗干扰电路单元实施例。图3中，移位寄存器101包括串行输入端、n位并行输出端、采样时钟脉冲输入端，输入脉冲p1从移位寄存器101的串行输入端输入，移位寄存器101的串行输入端为抗干扰电路单元的输入脉冲端；采样时钟脉冲clk从移位寄存器101的采样时钟脉冲输入端输入，移位寄存器101的n位并行输出端输出n位的序列数据x1；采样值1个数统计器102的输入为序列数据x1，输出为采样值1个数统计值y1；采样值0个数统计器103的输入为序列数据x1，输出为采样值0个数统计值y2；比较阈值设定器104的输出为比较阈值y0；第一数值比较器105的输入为采样值1个数统计值y1和比较阈值y0，输出为第一置位信号se1；第二数值比较器106的输入为采样值0个数统计值y2和比较阈值y0，输出为第二置位信号re1；rs触发器107的输入为第一置位信号se1和第二置位信号re1，输出为抗干扰电路单元的输出脉冲端，输出脉冲端的输出为输出脉冲p2；振荡器108输出采样时钟脉冲clk。

下面的抗干扰电路单元实施例中，n＝5。

图4为5位移位寄存器的实施例。图4中，5个d触发器ff1、ff2、ff3、ff4、ff5组成5位串行移位寄存器，ff1的输入端d为移位寄存器的串行输入端，连接至输入脉冲p1；ff1、ff2、ff3、ff4、ff5的时钟输入端clk并联后，组成移位寄存器的移位脉冲输入端，即移位寄存器的采样时钟脉冲输入端，并连接至采样时钟脉冲clk；ff1、ff2、ff3、ff4、ff5的输出端q分别为x11、x12、x13、x14、x15，图4中，序列数据x1由x11、x12、x13、x14、x15组成。序列数据x1为移位寄存器在采样时钟脉冲clk边沿中的上升沿对输入脉冲p1的最近n次采样值。

n为其他数值时，可以增减图4中d触发器的数量来实现移位寄存器的功能。图4中d触发器可以用其他触发器来代替，例如，采用n个jk触发器来实现移位寄存器的功能。移位寄存器也可以采用单个或者多个专用的多位移位寄存器来实现，例如，采用1片74hc164或者是1片74hc595，可以实现不多于8位的移位寄存器的功能，采用多片74hc164或者是多片74hc595，可以实现多于8位的移位寄存器的功能。

图5为n＝5时采样值1个数统计器的实施例。采样值1个数统计器的功能是，输出的采样值1个数统计值y1为输入的序列数据x1中“1”的个数的数量值。图5中，采样值1个数统计器由1位全加器fa1、fa2、fa3组成，图5中的1位全加器均包括有1位加数输入端a、1位加数输入端b、进位输入端ci，以及1位结果输出端s、1位进位输出端co。1位全加器fa1实现x11、x12、x13中“1”的个数的统计，n2、n1为fa1的2位二进制统计结果输出。2个1位全加器fa2、fa3组成2位二进制加法器，fa2、fa3将n2、n1作为一个加数，将x14作为另外一个加数，将x15作为低位进位进行相加，得到3位二进制输出y13、y12、y11，y13、y12、y11即为采样值1个数统计值y1；将x14作为另外一个加数时，另外一个加数从fa3的b端输入的高位为0。连接至采样值1个数统计器的输入端时，x11、x12、x13、x14、x15的连接位置可以相互任意互换。n位序列数据x1为n位二进制数据，采样值1个数统计器实际上是一个统计n位二进制数据中“1”的个数的统计加法器。

采样值0个数统计器由与采样值1个数统计器的结构与组成相同的统计加法器和n位反相器组成；n位反相器的输入是n位序列数据x1，输出为n位反相序列数据。图6为n＝5时采样值0个数统计器的实施例。采样值0个数统计器的功能是，输出的采样值0个数统计值y2为输入的序列数据x1中“0”的个数的数量值。图6中，采样值0个数统计器包括由5个反相器fn1、fn2、fn3、fn4、fn5组成的5位反相器和3个1位全加器fa4、fa5、fa6组成的统计加法器，5位反相器的功能是将5位序列数据x1的x11、x12、x13、x14、x15一一反相，把对“0”的个数进行统计转换为对“1”的个数进行统计。图6中的1位全加器也均包括有1位加数输入端a、1位加数输入端b、进位输入端ci，以及1位结果输出端s、1位进位输出端co。1位全加器fa4实现x11、x12、x13中“0”的个数的统计，m2、m1为fa4的2位二进制统计结果输出。2个1位全加器fa5、fa6组成2位二进制加法器，fa5、fa6将m2、m1作为一个加数，将作为另外一个加数，将作为低位进位进行相加，得到3位二进制输出y23、y22、y21，y23、y22、y21即为采样值0个数统计值y2；将作为另外一个加数时，另外一个加数从fa6的b端输入的高位为0。连接至采样值0个数统计器的输入端时，x11、x12、x13、x14、x15的连接位置可以相互任意互换。

还可以采用其他的电路形式来实现采样值1个数统计器和的采样值0个数统计器功能中的1位加法器功能，例如，采用超前进位集成4位加法器74hc283，或者是4位二进制并行进位全加器cd4008，或者是3位串行加法器cd4032，或者是门电路组成的组合逻辑电路替换图5、图6中的全部或者部分1位加法器。

图7为n＝5时比较阈值设定器和第一数值比较器的实施例，图7中，比较阈值设定器由3位二进制拨码开关sw1组成，+vcc为供电电源，gnd为公共地，其3位二进制输出y03、y02、y01组成比较阈值y0。由于n＝5，y0只能在3、4、5中取值，本实施例中，比较阈值y0取值为4，即y03、y02、y01的取值为1、0、0。比较阈值设定器可以由多位二进制拨码开关，或者是bcd拨码开关，或者是多个普通开关加上拉电阻，或者是控制0、1输出的多个上拉电阻及电路短接点，以及其他能够输出多位二进制设定值的电路组成。

图7中由四位二进制数值比较器fc1组成第一数值比较器，fc1的型号为74hc85。采样值1个数统计值y1的3位二进制输出y13、y12、y11分别连接至fc1的a2、a1、a0输入端，比较阈值y0的3位二进制输出y03、y02、y01分别连接至fc1的b2、b1、b0输入端，输入端a3、b3均接0。fc1的输入端a>bin和a<bin均接0，输入端a＝bin接1。fc1的输出端a<bout输出第一置位信号se1。图7中第一数值比较器实现的功能是，当采样值1个数统计值y1大于等于比较阈值y0时，输出se1为低电平，否则se1为高电平。图7中se1为低电平有效。

当n值较大时，可以选择2片或者多片74hc85组成多位二进制数值比较器实现第一数值比较器的功能；也可以采用1片或者多片四位二进制数值比较器cd4063实现第一数值比较器的功能，或者是采用其他组合逻辑电路来实现第一数值比较器的功能。第二数值比较器的实现原理电路与第一数值比较器相同，其功能是，当采样值0个数统计值y2大于等于比较阈值y0时，输出re1为低电平，否则re1为高电平；re1为低电平有效。re1也可以选择高电平有效。

图8为rs触发器实施例。图8中，与非门fa8、fa9组成rs触发器，第一置位信号se1和第二置位信号re1均低电平有效。当se1有效、re1无效时，将从同相输出端fa8输出的输出脉冲p2置为1；se1无效、re1有效时，将输出脉冲p2置为0；当se1和re1均无效时，输出脉冲p2的状态不变。rs触发器也可以采用其他形式的rs触发器。

图8中，输出脉冲p2与输入脉冲p1之间为同相关系。如果输出脉冲p2改为从反相输出端，即与非门fa9输出，则功能改变为，当se1有效、re1无效时，将输出脉冲p2置为0；当se1无效、re1有效时，将输出脉冲p2置为1；当se1和re1均无效时，输出脉冲p2的状态不变；此时输出脉冲p2与输入脉冲p1之间为反相关系。

图9为振荡器实施例。图9中，cmos非门fn6和fn7、电阻r91、电容c91组成多谐振荡器，采样时钟脉冲clk从fn7的输出端输出，clk的频率可以通过调整电阻r91、电容c91的值来改变。振荡器还可以采用其他类型的多谐振荡器来实现。

上述n＝5的实施例中，比较阈值y0取值为4。当采样值1个数统计值y1大于等于4时，输出se1有效，将输出脉冲p2置为1，其实质是，当5位序列数据x1中“1”的个数大于等于4时，输出se1为有效，将输出脉冲p2置为1；当采样值0个数统计值y2大于等于4时，输出re1有效，将输出脉冲p2置为0，其实质是，当5位序列数据x1中“0”的个数大于等于4时，输出re1为有效，将输出脉冲p2置为0。由于比较阈值y0为大于n/2且小于等于n的整数，第一置位信号se1和第二置位信号re1不可能同时有效，因此，rs触发器的输出不会出现逻辑状态不确定的情况。

图10为n＝5时输入输出脉冲抗干扰效果示意图。图10中给出了15个采样时钟脉冲clk对输入脉冲p1的采样结果，以及得到的输出脉冲p2。设在图10中clk的采样点1之前采样得到的5个序列数据x1采样值均为0，输出脉冲p2为0。图10中，输入脉冲p1在clk的采样点3前至采样点4后出现了正脉冲干扰，导致x1在采样点3、采样点4采样得到干扰采样值1；输入脉冲p1在clk的采样点5至采样点6之间出现了正窄脉冲干扰，但该正窄脉冲宽度小于采样周期且处于2个采样点之间，未影响序列数据x1的采样结果，即采样过程自动滤除了该正窄脉冲干扰。输入脉冲p1在clk的采样点8之后开始从0变1，从0变1过程中出现了2次边沿抖动，其中的第2个正窄脉冲抖动干扰被采样过程自动滤除，采样点9、采样点10的值分别为1、0。图10中，序列数据x1在采样时钟脉冲clk的采样点1至采样点15得到的采样值是001100001011111。设y0取值为4，观察几个采样点的情况，在采样点3，y1等于1，y2等于4，re1有效，p2为0；在采样点4，y1等于2，y2等于3，se1、re1均无效，p2维持为0；在采样点5，y1等于2，y2等于3，se1、re1均无效，p2维持为0；在采样点6，y1等于2，y2等于3，se1、re1均无效，p2维持为0；在采样点7，y1等于2，y2等于3，se1、re1均无效，p2维持为0；在采样点8，y1等于1，y2等于4，re1有效，p2为0；在采样点12，y1等于3，y2等于2，se1、re1均无效，p2维持为0；在采样点13，y1等于4，y2等于1，se1有效，p2为1；显然，在连续的5个序列数据x1值中，直到图10的采样点13，才满足5位序列数据x1中“1”的个数大于等于4的条件，第一置位信号se1有效，输出脉冲p2由0变1。在采样点14至采样点15，均满足x1中“1”的个数大于等于4的条件，第一置位信号se1维持有效。

图10给出的是抗干扰电路单元在输入脉冲p1为0时的抗正脉冲干扰效果，以及输入脉冲p1由0变为1的条件与过程。由于电路的对称性，抗干扰电路单元在输入脉冲p1为1时的抗负脉冲干扰效果，以及输入脉冲p1由1变为0的条件与过程，与输入脉冲p1为0时的抗正脉冲干扰效果，以及输入脉冲p1由0变为1的条件与过程相同。设在采样时钟脉冲cclk的采样点31之前clk对输入脉冲p1的5个采样值均为1，输出脉冲p2为1，采样点31至采样点45采样得到的n位序列数据x1、采样值1个数统计值y1和输出脉冲p2见表1，采样值0个数统计值y2等于5-y1(5减去y1)。

表1采样点31-45的n位序列数据x1、采样值1个数统计值y1和输出脉冲p2

观察表1中采样点的情况，在采样点31-32，y1大于等于y0，se1有效，re1无效，p2被置为1；在采样点33-41，y1小于y0且y2小于y0，se1、re1均无效，p2维持为1；在采样点42-45，y2大于等于y0，re1有效，se1无效，p2被置为0。

以输出脉冲p2与输入脉冲p1之间为同相关系为例做进一步的说明。抗干扰电路单元的工作过程是，当y1≥y0，即序列数据x1中“1”的个数大于等于y0时，将输出脉冲p2置为1；当y2≥y0，即序列数据x1中“0”的个数大于等于y0时，将输出脉冲p2置为0。由于比较阈值y0为大于n/2且小于等于n的整数，因此，序列数据x1中“1”的个数大于等于y0和序列数据x1中“0”的个数大于等于y0这2个条件不会同时得到满足。输入脉冲p1、输出脉冲p2均为0时，在连续n次采样中，只要单个或者多个正脉冲干扰形成的采样结果未造成序列数据x1中“1”的个数大于等y0，则输出脉冲p2不会变为1；输入脉冲p1、输出脉冲p2均为1时，在连续n次采样中，只要单个或者多个负脉冲干扰形成的采样结果未造成序列数据x1中“0”的个数大于等于y0，则输出脉冲p2不会变为0。当p1、p2都为低电平时，只要在p1中出现的正脉冲使连续n个p1采样值中有大于等于y0个为1时，能够从p2输出与该p1中正脉冲相对应的正脉冲；当p1、p2都为高电平时，只要在p1中出现的负脉冲使连续n个p1采样值中有大于等于y0个为0时，能够从p2输出与该p1中负脉冲相对应的负脉冲。当输入脉冲p1已经由0变为1，或者是由1变为0之后，输出脉冲p2需要在序列数据x1中“1”的个数大于等于y0，或者是序列数据x1中“0”的个数大于等于y0条件满足之后，才将输出脉冲p2从0变1，或者是将输出脉冲p2从1变0，有几个采样脉冲周期的延迟。当y0在取值范围内取值变大时，抗干扰电路单元将输出脉冲p2从0变1，以及从1变0的条件更加苛刻，抗干扰效果更好，但输出脉冲p2相对于输入脉冲p1的延迟时间越大；当y0在取值范围内取值变小时，抗干扰电路单元将输出脉冲p2从0变1，以及从1变0的条件变宽，抗干扰效果变小，但输出脉冲p2相对于输入脉冲p1的延迟时间变小。当n的取值变大时，抗干扰电路单元将输出脉冲p2从0变1，以及从1变0的条件变严格，抗干扰效果变好，但输出脉冲p2相对于输入脉冲p1的延迟时间变大；当n的取值变小时，抗干扰电路单元将输出脉冲p2从0变1，以及从1变0的条件变宽，抗干扰效果变小，但输出脉冲p2相对于输入脉冲p1的延迟时间变小。

采样时钟脉冲的周期要根据抗干扰输入脉冲p1的脉冲宽度、变化速度和干扰脉冲的宽度确定。由于车辆装车计数控制系统中，装车货物的运输角度不一，部分货物，例如水泥袋等还会有变形等情况，通过光电开关时，可能在计数脉冲的前沿、后沿产生抖动干扰窄脉冲。根据传输皮带的运行速度和装车货物的大小，形成的有效计数脉冲宽度在200ms至1000ms，而产生的窄干扰脉冲小于相应有效计数脉冲宽度的十分之一。因此，采样时钟脉冲的周期在30ms至40ms之间选择，n在3至7范围内取值。

l路抗干扰电路单元移位寄存器、采样值1个数统计器、采样值0个数统计器、比较阈值设定器、第一数值比较器、第二数值比较器、rs触发器、振荡器中的全部，或者是部分功能可以采用pal、gal、cpld、fpga，或者是其他可编程逻辑器件、逻辑单元来实现。

l＝2时，2路装车皮带输送装置由2路装车皮带驱动单元11中的2个驱动电机及其电机驱动电路所驱动。

人机界面单元12用于设定待装车计数货物的数量，显示待装车计数货物的数量及剩余装车计数货物的数量，启动2路装车皮带输送装置的运行开始装车等。人机界面单元12优选触摸屏，也可以选择其他的输入设备，例如按钮、键盘、bcd拨码盘等，以及选择其他的输出显示器，例如，液晶显示器、led显示器等。图1实施例中控制器单元10选择plc。控制器单元也可以选择单片机、arm等其他控制器。根据装车系统的实际需要，车辆装车计数控制系统还可以包括用于系统控制与管理上位工控机。

除说明书所述的技术特征外，均为本领域技术人员所掌握的常规技术。例如，根据装车系统中装车皮带输送装置的实际需要，选择装车皮带驱动单元中的驱动电机，设计相应的电机驱动电路实现相应的功能；根据装车系统的实际需要，选择人机界面单元并与控制器单元进行连接实现相应的功能；选择控制器单元并对其外围电路、接口电路进行设计，实现相应的功能；等等，均是本领域技术人员所掌握的常规技术。