专利名称：电子器件的多维寻址结构的制作方法
技术领域：
本发明涉及到用来在包含一个或多个集体元件的器件中提供寻址能力的装置，其中所述集体或集体元件与所述装置一起组成所述器件中的二维或三维矩阵的一部分，其中的集体元件包含一个或多个取决于所述集体元件材料的电子或电学性质而具有数据存储功能、数据处理功能、或信号处理功能的单元，其中所述装置借助于建立到所述集体元件的选择性电连接而对集体元件中的特定位置提供寻址能力，或在所述集体元件包含多于一个单元的情况下对其特定的单元提供寻址能力，其中借助于对所述装置形成的3个或更多个电极提供不一定同步的电连接，并接触其紧邻所述电极的区域中用来与之实现选择性相互作用的所述集体元件，而发生其特定集体元件或单元的选择，且其中所述区域在所述集体元件中确定一个这样相互作用的单元。
本发明还涉及到一种包含这种装置的器件，其中的装置与一个或多个集体元件一起组成所述器件中的二维或三维矩阵的一部分，其中的集体元件包含一个或多个根据所述集体元件材料的电子或电学性质而具有数据存储功能、数据处理功能、或信号处理功能的单元，且所述器件包含一个以上的这种矩阵。
本发明一般公开了对二维或三维矩阵结构中的集体元件或其区域提供电子N端访问的寻址结构，其中待要连接到矩阵中各个地址的端子的数目N至少是3。
二维正交寻址矩阵被广泛地应用于诸如相机、存储器件、以及显示器之类的要求对各个分立的矩阵元具有唯一电子存取的各种各样的电子器件中。
最简单的矩阵由一个平面内的一组互相平行的电极线(以下称为“a”电极)组成，此平面位于另一个包含另一组互相平行的电极线(以下称为“b”电极)的平面附近。“a”组电极和“b”组电极被定向成彼此交叉，典型为正交形式，对交叉电极之间的集体元件提供寻址能力。于是，当将电极ai和bj连接到适当的电流源或电压源时，“a”电极组中的电极ai与“b”电极组中的电极bj之间的集体元件就能够受到电的作用。集体元件能够容纳能够被输入信号触发的有源电路元件，或其本身被提供作为开关元件或无源元件，其物理状态可以借助于施加输入信号而被改变，或在“a”和“b”电极中寻址时被探测，于是能够实现用来存储二进制或多级逻辑值的存储器。
例如在受让于本申请人的国际专利申请No.PCT/NO98/00185(美国专利No.6055180)中，公开了一种基于这种矩阵的器件。这涉及到一种能够用于光探测装置、体积数据存储器件、或数据处理器件的电可寻址无源器件。所公开的器件包含可能经历状态的物理或化学改变的连续或图形化结构形式的功能媒质。对应于本发明集体元件的这种功能媒质包含提供在与单元中功能媒质接触并与其电耦合的电极装置中阳极与阴极之间的各个电可寻址单元。阳极被提供为在一侧接触功能媒质的在一层中的第一组平行的条形电极，而阴极被提供为在另一侧接触功能媒质的第二组条形电极，各组中的条形电极相互平行，且各电极组被定位成一组中的电极正交于另一组中的电极。实际上，功能媒质的集体元件中的单元现在被确定在第一组条形电极与第二组条形电极的交叉处。当例如为了写入、读出、或转换例如赋予单元的逻辑值而对此器件中的单元进行寻址时，电能量经由各个第一和第二组中的被选择的交叉电极对而被直接施加到单元的功能媒质。
同样受让于本申请人的国际专利申请No.PCT/NO98/00212公开了一种相似的器件，但其中的电极矩阵配备有桥式排列相互隔离的电极组以及提供在电极组上并覆盖电极组的功能媒质。除了有可能用作电可寻址的存储器件之外，这一具有被功能媒质覆盖的桥式电极的特殊安排，与上述其中功能媒质被提供夹在电极之间的器件相反，方便了其在例如光学或电子相机中或在化学相机中或在电可寻址的显示器件中的使用。
最后，同样受让于本申请人的国际专利申请No.PCT/NO98/00237公开了一种用功能媒质的无源电寻址来处理和/或存储数据的铁电器件，这是一种提供在此处也被提供成桥式排列的电极组上并覆盖电极组的铁电材料的薄膜。
在所有上述器件中，对应于提供在电极组之间或覆盖电极组的集体元件的功能媒质能够被淀积成全局层，其中分立的单元当然总是会由第一和第二电极组中的电极之间的交叉点分别确定。但形成元件的功能媒质也可以被图形化或象素化，使分立的集体元件被提供在各组电极的交叉点上或覆盖交叉点，从而形成仅仅包含一个单元的集体元件。当然，由于实质上是各组电极的数目的乘积，故这不影响矩阵中单元的总的可能数目。
在存储或处理电信号的上述种类的阵列和矩阵中，依赖于应用，这样确定的矩阵或阵列可以包括各种元件和电路，但在各个交叉点处，仅仅二个对外界独立的电连接是可能的。于是，由于可获得二维，故二组电极仅仅能够支持对二个终端器件或电路的排他性寻址。
目前在基于矩阵的其中各个矩阵元要求多于二个终端连接的电子系统中，采用几种方法。在SRAM技术中，存储器单元要求多于二个端子，亦即Vcc端子、位端子、-位端子、以及字端子。在SRAM技术中用来对存储器单元寻址的现有技术矩阵解决办法被示于
图1，并采用二个垂直于二个其它平行线-位线和位线的二个平行线Vcc线和字线。在二个平行线之间无法得到排他性寻址，亦即在例如-位线和位线之间不存在排他性寻址。
在多于二个线(或电极)之间实现排他性寻址的另一种现有技术解决办法被示于图2。此处采用三维矩阵。在某个线组ai、bj、ck之间现在获得了排他性寻址。借助于仅仅选择组合ai，bj而选择了列，在ck也被指定之前，特定的元件不被寻址。通过对组合ai、bj、ck的寻址，能够到达满足要求i∈(1，imax)、j∈(1，jmax)、k∈(1，kmax)的任何元件。
当矩阵中各个元件被3个或更多个端子访问时，上面讨论的寻址方案的物理实现不是简单的。
在二维现有技术的情况下，如上面图1所示的SRAM器件的例子，当矩阵中各个元件的物理位置由二个坐标确定时，电子电路通常被做成准平面形式。在一系列涉及到精确对准操作等的淀积、掩蔽、腐蚀步骤中逐层建立各个层。此方法仅仅提供了有限的可量测性和灵活性，从而当各个矩阵坐标处端子数目增加时，导致迅速增加的布局复杂性。
关于图2所示的真实三维矩阵寻址方案，就能够查明的而言，还没有大批量制造工艺制成的高密度现有技术器件的例子。在三维矩阵寻址的实际功能寻址方案中，尚不容易在同时获得低的复杂性和与简单而价廉的制造工艺高度兼容性的情况下得以实现。
于是，本发明的主要目的是借助于提供用来对物理上排列成二维或三维矩阵形式的N端(N＞2)电子器件或元件进行寻址的通用结构，来避免现有技术的上述缺点。
本发明的另一目的是提供一种简单而实际的装置来唯一地连接二维矩阵中的单个N端元件与n个外部电压或电流端子，其中2≤n≤N。
根据本发明，利用一种装置达到了上述目的和其它的特点和优点，此装置的特征在于它包含至少3组多个导线或条形电极；各个电极组包含在各个形成所述矩阵附加部分的二维平面层中以基本上彼此平行的关系提供的所述条形电极；所述电极组层相互基本上平行；一个层中的条形电极组与紧邻层电极组取向的投影角成一定角度而被定位在所述一个层上，致使在各紧邻层中的所述组即条形电极表现相互不正交的关系；以及，接触集体元件的所述区域的所述电极由接触所述集体元件的所述各个电极组中的3个或更多个所述条形电极的交叉点组成，致使所述集体元件的所述一个单元或多个单元在任何情况下都位于其间或所述3个或更多个条形电极的交叉点处，借助于同时或以预定寻址协议确定的暂时顺序将电流或电压施加到各个电极组中的被选择的条形电极，就发生单元的选择性寻址。
在根据本发明的装置的一个优选实施方案中，基本上平行的条形电极被等距离分隔开提供。
在根据本发明的装置的另一个优选实施方案中，矩阵中的电极组被提供为围绕基本上垂直于它的轴相对于至少紧邻电极组以给定的一个角度或多个角度旋转，致使所述紧邻电极组中没有条形电极共形重叠。矩阵中的所有电极组则最好被提供为绕基本上垂直于它的轴以给定一个角度或多个角度相互旋转，致使任何其它电极组中没有条形电极共形重叠，或作为变通，电极组与紧邻电极组之间的给定旋转角度被设定位2π/mN或360°mN，N是单元中分别接触端子的条形电极的数目，而m是整数，使m≤N。
在根据本发明的装置的各种优选实施方案中，此装置包含3个电极组，用来提供对具有直至3个端子的单元的电连接，或包含4个电极组，用来提供对具有直至4个端子的单元的电连接，或包含3个电极组，用来提供对各具有直至2个端子的至少2个单元的电连接。
根据本发明，各个电极组中提供的条形电极的数目根据矩阵中单元的数目和几何安排而被选择，以便使其中可寻址单元的数目最大，各个电极组中提供的条形电极的数目则最好被选择成使得能够对矩阵中的单元进行寻址。
在根据本发明的装置的一个实施方案中，其中矩阵集体元件中的各个单元配备有至少2个端子，提供各电极层和在夹层安排中形成集体元件的一个或多个层，被认为是有利的。电极将至少一个集体元件层的表面连接成其界面关系，各个电极层中的条形电极之间的交叉点从而确定集体元件中的单元，且最好接着在电极交叉点中的电极与这样确定的单元之间提供二极管连接。
最后，根据本发明的装置的实施方案，其中集体元件中的一个或多个单元包含至少一个晶体管结构，至少二个电极组中的至少一个电极分别接触所述至少一个晶体管结构的端子，而若多于一个集体元件包含多于一个晶体管结构，则最好至少二个电极组中的至少一个电极分别通过其端子彼此电连接晶体管。
根据本发明的器件的特征在于，矩阵被提供成叠层结构，器件从而形成层叠矩阵的立体结构，根据叠层中各个矩阵的功能而用于数据存储、数据处理、或信号处理。
在根据本发明的器件的优选实施方案中，此器件被提供在包含与装置的电极连接的集成电路的衬底上，用来在矩阵集体元件的单元中实现驱动控制和误差修正功能。
从所附有关权利要求，本发明的进一步特点和优点是显而易见的。
以下利用结合附图对示例性实施方案的讨论来更详细地描述本发明，在这些附图中图1示出了具有4个端线的现有技术矩阵寻址的上述例子，图2示出了现有技术的正交三维矩阵方案，图3a和3b示出了由2个二端的子单元组成的具有3个端子的器件的正交矩阵寻址方案，图4示出了根据本发明的寻址矩阵，图5a-5d示出了根据本发明的寻址矩阵的第一实施方案的变种，图6a-6f示出了本发明第二实施方案的变种，图7a-7e示出了本发明第三实施方案的变种，图8a和8b示出了本发明一个优选实施方案的例子，而图9示出了本发明一个实施方案的例子，其中矩阵中交叉点处的元件表示整流二极管行为。
图1示出了已经在引言中讨论过的平面正交矩阵中4个SRAM存储单元的现有技术寻址方案。需要4个线来代表更新、写入和读出。若位线和-位线被选择，则整个列被寻址。
图2示出了也在引言中已经讨论过的三维现有技术正交三端矩阵寻址方案。电极线之间的各个交叉点确定了矩阵中的物理坐标，并能够容纳三端电路元件或器件。
为了更好地阐明本发明的一般背景和原理，现在简要地讨论一下由二端的子单元组成的现有技术三端器件原则上如何能够被以正交于上层或下层相邻电极组的关系排列的3个平行电极组寻址。但在这种连接中，重要的是要注意此器件只不过是现有技术无源矩阵器件的简单延伸，也具有对电极交叉点确定的单元寻址以及因而表现相同于引言中现有技术讨论已经列举的缺点。
若二维阵列中的各个元件具有二个子单元，则各个子单元是二维的，此元件原则上能够通过正交无源矩阵网络被寻址。图3a和3b示出了这种现有技术方案，其中在可能作为具有更多个层的叠层的组成部分的地方仅仅提供了3个标号为1、2、3的电极层。在图3a中示为夹在电极重叠区之间，亦即电极1与2之间和电极2与3之间的二个元件M1和M2，能够借助于交叉电极的恰当电激励而被分别激活。位于电极交叉区中或其附近的真实的三端元件无法以图3a的方式，亦即作为二个分隔的区段被夹在中间，而是要求至少一个分隔直接连接到第三电极。这种正交无源矩阵寻址有一些缺点。
如从图3b可见，此正交电极安排涉及到长的平行耦合路径，在所示叠层的每个第二电极层中的电极之间引起感应串扰和/或容性串扰。更重要的是，在基于电极组之间全局功能层的器件结构中，存在着由包含此器件的交叉区域外面的电极1和3的大范围重叠所造成的重大限制，亦即，若各个功能层能够沿垂直于此层的方向导电，则沿从交叉点到矩阵边沿的整个电极长度，在电极1与3之间存在直接漏电路径。这是一个严重的限制，排除了诸如具有一个双稳存储层(在电极1与2之间)和一个电流控制层或开关层(在电极2与3之间)的存储器件之类的重要应用。
而且，存在着寻址矩阵边沿处支持电路和连接的密度随各个元件地址端子数目的增加而迅速增大的问题。如图3b所示，借助于将电极组1和3的驱动电路置于矩阵的反面，能够稍许减轻这一问题。这一对策仅仅提供了最大4个分别驱动的电极组，对应于4层叠层而不是图3a所示的三层叠层。但如上所述，在许多情况下，具有更大量层的叠层可能是可取的。所有的电路位于一个公共衬底例如硅晶片上，也可能的可取的。这意味着图3b所示类型的包含多于4个电极层的正交矩阵叠层需要在离其它未被使用的衬底部分更大的距离上延伸的高密度电极连接，这在大多数情况下是不可取的。作为变通，属于不同电极组的驱动电路模块必须逐层层叠。这表现出许多不可取的特点，例如需要其它种类的半导体技术(薄膜晶体管等)和有关串扰、热安排的复杂化以及有关叠层有源电路的工艺不兼容性。
图4示出了根据本发明的装置亦即寻址矩阵的基本原理。此矩阵以平面安排容纳三端器件即单元。包含3个平面电极线组ai、bj、ck的电极装置被示为投影到一个公共平面上。在各个组中，电极线彼此平行。各个电极组相对于其它二个组旋转一定角度，且一个组的电极与其它二个电极组在被寻址器件所在的公共交叉点处相交。虽然被示于一个平面内，但彼此相对旋转的电极组在交叉点处物理上是分隔开的，通常位于分隔开的平面内。但后者可以彼此紧靠，由形成矩阵集体元件的图形化或全局薄膜(图4中未示出)分隔开。在此例子中，位于矩阵交叉点处的器件或功能元件，能够借助于将直至N＝3个独立的端子连接引至矩阵的边沿且该处各电极能够被连接到驱动电路和读出电路而被访问。
各种电极组能够被旋转，以便提供即使N很大也无重叠的对称排列，例如相邻平面(或层或组)之间的角度给定为360/mN，其中N是端子数目，而m是小于或等于N的整数。由于现在不存在二个相邻的电极组共形重叠，故大大避免了容性耦合。
结合图3，从图4可以清楚地看到本发明的一个使其不同于现有技术的重要情况。如上所述，图3的现有技术安排，由于组1和3中电极的大范围重叠而无法用于由沿垂直于此层的方向导电的全局功能层制成的器件。而且，此重叠可以引起过大的感应串扰或容性串扰。在图4所示的非正交情况下，与给定器件连通的三个电极之间仅有的重叠点是在交叉点处。显然，虽然此处所示是N＝3的电极安排，但同样也适用于N＞3的非正交矩阵。
现在比较一下图2所示的真实三维现有技术矩阵与图4所示的根据本发明的寻址矩阵，应该指出的是，在后一种情况下，借助于仅仅选择二个不平行的线，就完全能够确定一个元件。于是，从成对(ai，bj)、(ai，ck)、(bj，ck)以及三联(ai，bj，ck)，就能够获得对ai、bj、ck之间交叉点中的元件的排他性寻址。
如上所述，矩阵中的每个元件与能够彼此独立地成对或三联电激活的3个线有关。但注意，有效的i、j、k组合服从下列选择规则i+j+k＝2n+1，其中n＝imax＝jmax＝kmax。
此选择规则不仅适用于形成图4所示的等边三角形的电极安排，而且对于形成其中的三角形可以是任何形状但具有公共交叉点的三角形交叉图形的电极也非常一般。
现在讨论根据本发明的寻址矩阵的第一实施方案的变种。这些变种都以平面形式容纳四端器件或单元。
图5a和5b示出了此原理对N＝4情况的延伸。二种情况下的寻址矩阵是相同的，但图5b中的外部连接安排比图5a的更复杂。如可以指出的那样，除了四端交叉点之外，还存在着彼此以直角定向的仅仅二个线之间的交叉点。只要四端寻址器件或器件集团要被组合到矩阵中，这些双线交叉点原则上就表示寻址密度的损失。但在某些情况下，将二端和四端器件二者包括在同一个矩阵中，提高了器件密度，可能是可取的。
在图5a和5b所示的变种中，寻址矩阵被做成具有8×8＝64个元件或器件的正方形。但利用各个电极组a、b、c、d限制为8的寻址线数目，四端器件的数目将小于64。图5c示出了在正方形8×8矩阵中能够得到64个四端元件的变种实施方案。电极组b和d各包含8个分别平行于矩阵行和列的线，从而能够访问矩阵中的所有64个元件。但为了访问所有的64个元件，相对于组b和d被旋转了45度的电极组a和c必须各包含15个线。通常，对于矩阵p×q，平行于矩阵对角线的线数由p+q-1给定，或对于p＝q的矩阵，由2p-1给定。8×8矩阵因而必须在对角线电极组中具有15个线。同样的原理也适用于图5d中的5×3矩阵，其中为了产生对所有元件具有完全的四端访问的15元件的矩形矩阵，电极组a和c必须各包含5+3-1＝7个线。
利用旋转平行寻址电极组基本原理的简单延伸，能够产生具有N＞4的寻址矩阵。
现在参照图6a-6f和7a-7e来描述本发明第二和第三实施方案的各自变种。能够被包括在根据本发明的寻址矩阵中的组成部分的例子是传感器件、存储器件、晶体管元件、以及三端或多端电路。本发明首次提供了以实用方式产生包含这类器件的准二维网络的机会。包括了具有无源以及有源矩阵特性的平面器件，其一类例子是具有发光元件(例如LED、微激光器阵列、气体放电)的有源矩阵显示器或反射/透射调制(例如LCD和MEM)。还明显地包括了具有SRAM、DRAM、FRAM结构的存储器件(参见图1中的四端SRAM单元)。如本技术领域熟练人员了解的那样，整个应用范围远远超出了此处给出的例子，这些例子决不是为了限制本发明的范围。
图6a-6f和7a-7e都公开了根据本发明的3个电极组之间的交叉点处涉及到N＝3个连接的实施方案的变种。处理了二种截然不同的情况，表明了本发明的灵活性在图6a-6f中，三端器件或单元在交叉点(矩阵的地址)处被挂在3个线上。在图7a-7e中，二个或更多个二端器件或单元在交叉点(矩阵的地址)处以对此点3个交叉电极不同的连接而聚集。
在第一情况下，如图6a-6f所示，单个三端器件或单元，此处是A，被连接到3个交叉的电极线。图6a是透视图，其中A在电极线的交叉点处被挂在3个电极线上，而图6b是相应的示意图。如图6c所示，A可以是晶体管，通常被连接到其它元件以便执行各种不同的任务。如图6d所示，一个例子是显示器中的发光象素，其中的发光元件B在栅线bj的控制下由晶体管A驱动。图6e提供了另一个例子，其中化学或物理传感元件C被组合到栅连接中。利用矩阵中其它交叉点相似地配备，就得到二维传感或成像器件。如图6f所示，借助于组合所有的元件A、B、C，就产生二维显示器，其中光发射的空间分布对应于对元件C的输入激发的强度的空间分布。
在第二情况下，如图7a-7e所示，直至3个二端元件或器件A、B、C在给定的矩阵地址处亦即矩阵中的电极交叉点(ai、bj、ck)处被连接。现在，各个元件可以彼此独立地被激活，亦即，借助于激活任何电极对(ai，bj)或(ai，ck)或(bj，ck)，同一个交叉点被寻址，参见图7a中的透视图和图7b中的示意图。
图7c示出了都位于同一个矩阵地址处(在此情况下亦即在3个电极之间的交叉点处)的二个二端元件或器件A和B的情况的示意图。图7d示出了适用于无源矩阵WORM(一次写入多次读出)或可重写的存储器的这种构造，其中A和B分别是整流二极管和存储单元。此处，二极管A在无源矩阵寻址方案中提供了对寄生电流环流(“潜行电流”)的抑制，而B能够在给定的逻辑状态中被形成，随之以确定此逻辑状态的读出操作。在一种WORM存储器中，B是在写入操作下其电阻从中等大小或低数值改变到高数值或无穷大的容丝。虽然这在二维无源矩阵方案中原则上有可能，亦即如图7d那样无需中间电极bj，但这意味着在写入操作过程中大电流必须通过二极管。这对二极管的构造和性能就加上了限制，通常降低了存储器的总体性能。如图7d所示，第三电极bj提供了写入过程中对被隔离的存储器单元的直接访问，并在读出过程中能够被有效地断开，这样就提供了分别优化A和B的机会。存在着一些重要的情况，其中如图7d那样的访问存储器单元B的第三电极连接是关键的在某些可重写的存储器中，写入/读出/擦除协议涉及到在存储器单元上施加极性不同并可以大幅度改变幅度的电压。利用图7d方案的无源矩阵寻址，能够达到这一点，但除去了端子bj就显然不可能。
图7e示出了发射、反射、透射显示器中的一种3元件(全色)象素，其中各个元件A、B、C能够分别承受不同的电压VA、VB、VC。应该指出的是，对于同时施加到所有3个电极的电压，适用下列条件VA+VB＝VC。
这不排除能够用时间复用达到的对A、B、C的分别控制。但后者不意味着电激活各个元件的负载周期在一般情况下不能是100％。
现在参照图8a和8b，基于功能材料的全局层夹在3组电极之间，来稍微具体地描述本发明的优选实施方案，图8a和8b示出了N＝3的无源矩阵寻址系统的物理实施方案。图8a具体示出了电极a、b、c的交叉点处的单个单元以及分别插入在二个电极a与b和二个电极b与c之间的功能材料M1和M2，而得到的矩阵被示于图8b中，其中具有功能材料M1和M2的单元被形成在由重叠的带状电极交叉点确定的集体元件中。在许多优选实施方案中，层中的这一材料是能够用例如甩涂、溅射、刮片等几种可能的方法之一来淀积的非结晶材料。制造顺序如下1.将第一电极层置于衬底上。
2.在第一电极顶部淀积材料M1。
3.将第二电极层置于材料M1的顶部。
4.在第二电极顶部淀积材料M2。
5.然后将第三电极层置于材料M2的顶部。
为了避免矩阵中各电极之间过度的串扰，此材料层必须不呈现太大的横向(亦即垂直于膜厚度)电导。在某种程度有限电导为层材料所固有的应用中，借助于采用足够薄的层或已经被图形化成电极线之间具有空洞的层，使串扰尽可能小。作为变通，可以产生具有各向异性电导的层，其中沿横向的电流被抑制。
“潜流电流”的问题在具有二个正交电极组的现有技术无源矩阵寻址中，是众所周知的，并在某种程度上与属于本申请人的3个上述PCT申请中的补救措施一起进行了讨论。这些潜流电流是寻址电极网络内的寄生电流，涉及到某些不被寻址的交叉点处的电极之间的交叉。通常利用非线性阻抗元件，例如各个交叉点中的整流二极管，来抑制这些电流。如从图9可见，同样的补救措施也可应用于根据本发明的器件，图9示出了三角形矩阵中的三端器件，且各个器件包括整流二极管。
图8a中的物理结构在产生图7c中典型化类型的器件(包括图7d和7e所示的例子)方面是有用的。在根据图7d的存储器件中，二极管被自发地形成在电极ai与适当选择的半导体例如构成材料M1的共轭聚合物之间的接触区中，而存储单元B借助于采用适当的存储物质作为交叉电极bj和ck之间的材料M2而形成。相似的结构能够被用来建立显示器，在这种情况下，材料M1和材料M2或者在电激发时发光(例如发光共轭聚合物)，或者借助于吸收、反射或极化而对光进行修正(例如液晶)。显然，在具有是为完全夹在电极之间的功能媒质的集体元件或元件的显示器的情况下，至少元件的集体元件一侧的电极或电极组必须是透明的，其可能的例外是夹层外端处的电极。
要理解的是，一起构成被电极a、b、c接触的集体元件的图8a中的材料M1和M2，能够被制作成延伸到整个矩阵的全局层，且其中出现集体元件中的选择性相互作用的区域，当然要位于其交叉点处的电极之间，于是在所述的集体元件中确定一个单元。但图8a所示种类的图形化的集体元件，对于实现更复杂的电路来说，可能是有利的，正如图6f、7b或7e中的实施方案的情况。
在这种情况下，例如在二个电极和二个电极之间部分集体元件能够与其它部分分离，并紧邻其交叉点延伸于最上部和最下部电极之间。换言之，对电极交叉点中的集体元件的寻址能力不意味着延伸超过所有3个电极的交叉点的区域中的单个单元集体元件在这种情况下无法被激活。可以设想图形化的集体元件能够实现垂直晶体管结构形式的单元，如图8a所示，其源和漏电极分别由电极a和c形成，而电极b形成栅电极。在半导体材料(晶体管沟道)可能延伸于电极a和c之间的情况下，材料M1和材料M2则必须具有绝缘性质(未示出)。因此，根据本发明的装置能够被用来实现属于本申请人的PCT/NO99/0013所公开种类的包含垂直场效应晶体管结构的矩阵。
在用相似于上述国际申请No.PCT/NO98/00212所公开的结构来设计体现本发明技术的器件的情况下，集体元件的至少一部分或一个元件将被暴露于外界，从而避免需要至少一组透明电极，并使具有这种二维矩阵的器件如所述非常适用于相机或显示器件。
在用具有相似于属于本申请人的上述PCT申请所公开的结构的器件仅仅被用作数据处理和数据存储器件的情况下，如此处公开的那样，这些器件当然能够被层叠以形成立体器件。包含功能介质以形成矩阵中全局集体元件的或图形化以形成各个二维矩阵中的分隔开的集体元件的二维矩阵，则能够被层叠以形成根据本发明的三维器件，此三维器件具有适当数目的电极组，亦即对其三维叠层中的各个二维矩阵指定3个或更多个电极组。在这种器件是数据存储器件的情况下，如现有技术中讨论的那样，集体元件中的功能介质可以是提供具有所需功能的集体元件的而具有电子学或电学性质的适当的无机或有机薄膜材料，或当然可以是这些材料的适当组合，包括具有与相邻金属电极形成自发二极管结的能力的材料。
为了数据存储的目的，集体元件中的功能媒质可以是基于表现所需阻抗特性并能够利用对被选择的用来唯一地寻址其特定集体元件或单元的电极施加电压的方法来永久设定，探测和读出阻抗值的材料。集体元件的功能媒质也可以由可极化的材料提供，例如可以是无机或有机薄膜的驻极体材料或铁电材料，在后一种情况下，最适合的是PVDF-TFE型的共聚物(聚偏二氟乙烯-三氟乙烯共聚物)。这些材料适合于在无源可寻址矩阵中存储数据，但在这种情况下，通过被选择的字线和位线分别对特定的单元或集体元件的写入和读出过程可能要求未被选择的其它字线和位线接地和/或偏置，在这种情况下，在体现本发明原理的各个单元中具有3个或更多个端子的器件是有优点的。相似的考虑适用于例如有源存储器件，其中的存储单元各包含一个或多个晶体管，例如现有技术SRAM和DRAM的情况，或具有组合有源和无源原理的单元的存储器，例如具有包含至少一个晶体管和至少一个铁电电容器的存储单元的铁电数据存储器件，且其中其集体元件或存储单元可以被提供为体现本发明原理的具有3个或更多个端子的器件。
权利要求
1.一种用来在包含一个或多个集体元件的器件中提供寻址能力的装置，其中所述集体或集体元件与所述装置一起组成所述器件中的二维或三维矩阵的一部分，其中的集体元件包含一个或多个取决于所述集体元件材料的电子或电学性质而具有数据存储功能、数据处理功能、或信号处理功能的单元，其中所述装置借助于建立到所述集体元件的选择性电连接而对集体元件中的特定位置提供寻址能力，或在所述集体元件包含多于一个单元的情况下对其特定的单元提供寻址能力，其中借助于对所述装置形成的3个或更多个电极提供不一定同步的电连接，并接触其紧邻所述电极的区域中用来与之实现选择性相互作用的所述集体元件，而发生其特定集体元件或单元的选择，且其中所述区域确定一个在所述集体元件中这样相互作用的单元，其特征在于所述装置包含至少3组多个导线或条形电极；各个电极组包含在各个形成所述矩阵附加部分的二维平面层中彼此以基本上平行的关系提供的所述条形电极；所述电极组层相互基本上平行；一个层中的条形电极组与紧邻层电极组取向的投影角成一定角度而被定位在所述一个层上，致使紧邻各层中的所述条形电极组表现相互不正交的关系；以及，所述电极接触所述集体元件的所述区域由所述各个电极组中的3个或更多个所述条形电极的交叉点接触所述集体元件而形成，致使所述集体元件的所述一个单元或多个单元在任何情况下都位于其间或所述3个或更多个条形电极的所述交叉点处，借助于同时或以预定寻址协议所确定的暂时顺序将电流或电压施加到各个电极组中的被选择的条形电极，而发生单元的选择性寻址。
2.根据权利要求1的装置，其特征在于，电极组的基本上平行的条形电极被等距离分隔开提供。
3.根据权利要求1的装置，其特征在于，矩阵中的电极组被提供为围绕基本上垂直于它的轴相对于至少紧邻电极组以给定的一个角度或多个角度旋转，致使所述紧邻电极组中没有条形电极共形重叠。
4.根据权利要求4的装置，其特征在于，矩阵中的所有电极组被提供为绕基本上垂直于它的轴以给定的一个角度或多个角度相互旋转，致使任何其它电极组中没有条形电极共形重叠。
5.根据权利要求4的装置，其特征在于，电极组与紧邻电极组之间的给定旋转角度为2π/mN或360°mN，N是单元中分别接触端子的条形电极的数目，而m是整数，使m≤N。
6.根据权利要求1的装置，其特征在于包含3个电极组，用来提供对具有直至3个端子的单元的电连接。
7.根据权利要求1的装置，其特征在于包含4个电极组，用来提供对具有直至4个端子的单元的电连接。
8.根据权利要求1的装置，其特征在于包含3个电极组，用来提供对各具有直至2个端子的至少2个单元的电连接。
9.根据权利要求1的装置，其特征在于，各个电极组中提供的条形电极的数目根据矩阵中单元的数目和几何安排而被选择，以便使其中可寻址单元的数目最大。
10.根据权利要求9的装置，其特征在于，各个电极组中提供的条形电极的数目被选择成使得能够对矩阵中的单元进行寻址。
11.根据权利要求1的装置，其中矩阵集体元件中的各个单元配备有至少2个端子，其特征在于，提供电极层和形成集体元件以夹层安排的一个或多个层，电极将至少一个集体元件层处的表面连接成其界面关系，各个电极层中的条形电极之间的交叉点从而确定集体元件中的单元。
12.根据权利要求11的装置，其特征在于，在电极交叉点中的电极与这样确定的单元之间提供二极管连接。
13.根据权利要求1的装置，其中集体元件中的一个或多个单元包含至少一个晶体管结构，其特征在于，至少二个电极组中的至少一个电极分别接触所述至少一个晶体管结构的端子。
14.根据权利要求13的装置，其中多于一个集体元件包含多于一个晶体管结构，其特征在于，至少二个电极组中的至少一个电极分别通过其端子彼此电连接晶体管。
15.一种包含根据权利要求1的装置的器件，其中所述装置与一个或多个集体元件一起组成所述器件中的二维或三维矩阵的一部分，其中的集体元件包含一个或多个取决于所述集体元件材料的电子或电学性质而具有数据存储功能、数据处理功能、或信号处理功能的单元，且其中的器件包含多于一个这种矩阵，其特征在于，矩阵被提供成叠层结构，器件从而形成层叠矩阵的立体结构，根据叠层中各个矩阵的功能而用于数据存储、数据处理、或信号处理。
16.根据权利要求15的器件，其特征在于，此器件被提供在包含与装置的电极连接的集成电路的衬底上，用来在矩阵集体元件的单元中实现驱动控制和误差修正功能。
全文摘要
一种用来在包含一个或多个集体元件的器件中提供寻址能力的装置，集体元件与所述装置一起组成器件中矩阵的一部分，且其中的集体元件包含一个或多个具有数据存储或处理功能的单元，所述装置利用矩阵中的电极而建立到特定单元的电连接，从而确定集体元件中的单元。所述装置包含至少3组多个条形电极，各组的条形电极以相互基本上平行的关系被提供在形成矩阵附加部分的二维平面层中。一个层中的条形电极组与紧邻层电极组取向的投影角成一定角度而被定位在此一个层上，致使紧邻层中的条形电极组表现相互不正交的关系。借助于将电流或电压施加到各个电极组中的被选择的电极，而发生单元的选择性寻址。利用位于衬底上的二个或更多个矩阵的叠层，实现了包含这种装置的器件，从而实现了用于数据存储或数据处理的立体器件。
文档编号G11C5/02GK1419696SQ01806944
公开日2003年5月21日 申请日期2001年3月22日 优先权日2000年3月22日
发明者M·贝里格伦, P·-E·诺尔达, G·I·莱斯塔德 申请人:薄膜电子有限公司