专利名称：半导体存储装置及其驱动方法
技术领域：
本发明涉及具有通过强介电体膜的极化偏位存储2值数据的铁电电容器和选择读写数据的铁电电容器的选择晶体管的存储器单元按矩阵状配置的半导体存储装置及其驱动方法。
如图9所示，例如4个存储器单元MC00，MC01，MC10，MC11按2行2列的矩阵状配置，存储器单元M00具有2个铁电电容器C0，C1和2个选择晶体管Q0，Q1，该半导体存储装置是2T2C方式的。铁电电容器C0，C1的一对电极中的一个电极连接选择晶体管Q0，Q1的漏极。
位线BL0和位线XBL0、位线BL1和位线XBL1分别是位线对，各位线BL0，XBL0连接对应的选择晶体管Q0，Q1的源极。
字线WL0，WL1连接在字线方向上并排的存储器单元的选择晶体管的栅极。
单元板(cell plate)线CP0，CP1连接在字线方向上并排的存储器单元的铁电电容器的一对电极中的另一个电极。
检测放大器SA0连接构成位线对的位线BL0，XBL0的同时连接一对数据总线DL0，XDL0，检测放大器SA1连接构成位线对的位线BL1，XBL1的同时连接一对数据总线DL1，XDL1。
下面说明图9所示的半导体存储装置中写入数据动作和读出数据动作。这里说明对存储器单元MC00进行数据写入动作和读出动作的情况。
数据的写入动作通过在构成成为数据写入对象的存储器单元的2个铁电电容器中写入互补数据进行。字线WL0上施加高电压接通选择晶体管Q0，Q1后，单元板线CP0和位线BL0之间以及单元板线CP0和位线BL1之间分别施加极性相反的电压。例如写入数据“1”时，对数据总线DL0施加高信号使得铁电电容器C0的极化向下的同时对数据总线XDL0施加低信号使得铁电电容器C1的极化向上。另一方面，写入数据“0”时，对数据总线DL0施加低信号使得铁电电容器C0的极化向上的同时对数据总线XDL0施加高信号使得铁电电容器C1的极化向下。
接着说明数据的读出动作。
首先，把位线BL0，XBL0，BL1，XBL1预充电到低电平。接着对字线WL0施加高电压接通选择晶体管Q0，Q1后，对单元板线CP0施加高电压。此时，在位线对BL0，XBL0中产生的微小电压差通过检测放大器SA0放大后输出到数据总线对DL0，XDL0中。
该读出动作中，利用由于预先在铁电电容器中存储的极化值而使得电容值不同的情况。即，数据写入步骤中写入向下的极化时，向单元板线CP0施加电压时随着极化反转产生电荷，因此电容值增大，另一方面，写入向上极化时，向单元板线CP0施加电压时随着极化不反转，因此电容值减小。
读出动作的位线电压由位线电容和铁电电容器电容的电容比例决定，因此在铁电电容器向下极化时，位线是高电压，铁电电容器向上极化时，位线是低电压。位线对的电压放大输出的数据总线DL0的输出是高电压，并且数据总线XDL0的输出是低电压时，对应铁电电容器C0向下极化且铁电电容器C1向上极化的情况，因此存储的数据可判断为“1”。数据总线DL0的输出是低电压，并且数据总线XDL0的输出是高电压时，存储的数据可判断为“0”。
但是，原来的半导体存储装置中，进行数据读出动作时，铁电电容器的极化方向反转，即数据被破坏，因此读出动作后需要再次写入数据。从而数据读出动作在向数据总线输出数据后进行数据再写入才完成。
但是，反复对铁电电容器的强介电体膜进行极化的反转动作时，由于强介电体膜疲劳恶化，极化值降低，因此进行100亿次左右的极化反转动作后，铁电电容器就到了寿命。
以来的半导体存储装置中，除数据写入动作的极化反转外，数据读出动作中也产生极化反转，因此数据改写的次数和读出动作次数限制于100亿次左右，这是一个问题。
因此本人考虑可增加读出次数的半导体存储装置，即即便进行数据的读出动作也不破坏数据的半导体存储装置。
下面参考
图10说明该方式的半导体存储装置。
如图10所示，例如2个存储器单元块MC0，MC1在字线方向配置，存储器单元块MC0，MC1各自具有在位线方向上配置的例如4个存储器单元，例如构成存储器单元块MC0的各存储器单元各自具有彼此串联连接的铁电电容器C0，C1，C2，C3和单元选择晶体管Q0，Q1，Q2，Q3。存储器单元块MC0具有连接公共节点之一方的块选择晶体管Q4和连接公共节点的另一方的写入晶体管Q5和读出晶体管Q6，存储器单元块MC1具有连接公共节点之另一方的块选择晶体管XQ4和连接公共节点的另一方的写入晶体管XQ5和读出晶体管XQ6。
下面说明这样构成的半导体存储装置中写入数据的动作。这里，说明对铁电电容器C2，XC2写入互补数据的动作和读出数据的动作的情况。
首先，说明数据写入动作。
块选择线BS、写图晶体管控制线RE和选择的字线WL2上施加高信号，将块选择晶体管Q4和块选择晶体管XQ4、写入晶体管Q5和写入晶体管XQ5、以及单元选择晶体管Q2，XQ2设为接通状态，另一方面，对未选择的字线WL0，WL1，WL3施加低信号将块选择晶体管Q0，XQ0，Q1，XQ1，Q3，XQ3设为断开状态。
接着写入数据“1”时，对设置线SET施加高信号，对设置线XSET施加低信号、对复位线RST施加低信号、对复位线XRST施加高信号。另一方面，写入数据“0”时，对设置线SET施加低信号，对设置线XSET施加高信号、对复位线RST施加高信号、对复位线XRST施加低信号。
这样，设置线电压施加在铁电电容器C2的一个电极上，同时复位线电压施加在铁电电容器C2的另一个电极上。因此写入数据“1”时，铁电电容器C2的极化为向右，同时铁电电容器XC2的极化为向左。写入数据“0”时，铁电电容器XC2的极化为向左，同时铁电电容器XC2的极化为向右。
写入动作结束时，设置线SET和复位线RST设定为相同电位后，块选择线BS、写入晶体管控制线RE和向左的字线WL2上施加低信号，把块选择晶体管Q0、写入晶体管Q5，XQ5和单元选择晶体管Q2，XQ2设为断开状态。由于该动作，铁电电容器C2，XC2的电极间电压为零。该状态下切断电源，铁电电容器C2，XC2的强介电体膜保持其极化状态，因此可作为非易失性半导体存储装置动作。
接着说明数据的读出动作。
对块选择线BS、选择的字线WL2施加高信号，将块选择晶体管Q4，XQ4和单元晶体管Q2，XQ2设为接通状态，另一方面，对未选择的字线WL0，WL1，WL3施加低信号，将单元选择晶体管Q0，XQ0，Q1，XQ1，Q3，XQ3设为断开状态。
这样，连接设置线SET，XSET和铁电电容器C2，XC2的一个电极的同时，连接铁电电容器C2，XC2的另一电极和读出晶体管Q6，XQ6的栅极，另一方面，铁电电容器C0，XC0，C1，XC1，C3，XC3与读出晶体管Q6，XQ6切离。
该状态下，对设置线SET，XSET施加读出电压时，读出晶体管Q6的栅极上施加读出电压被铁电电容器C2的电容值和读出晶体管Q6的MOS电容值进行电容分配得到的电压，同时读出晶体管XQ6的栅极上施加读出电压被铁电电容器XC2的电容值和读出晶体管XQ6的MOS电容值进行电容分配得到的电压。
存储数据“1”的情况和存储数据“0”的情况下，由于强介电体膜的极化方向不同，铁电电容器C2，XC2的电容值不同。因此，电容分配决定的读出晶体管Q6，XQ6的栅极电位因存储的数据而不同。读出晶体管Q6，XQ6的栅极电位的差异由于具有源极漏极之间的导电率变化，因此该导电率变化作为位线BL0，XBL0的微小电压差用检测放大器SA0放大后，输出到数据总线DL0，XDL0上时，可读出存储的数据。
数据读出动作结束时，设置线SET，xSET和复位线RST，XRST设定在接地电位后，块选择线BS和选择的字线WL2上施加低信号并将块选择晶体管Q4，XQ4和单元晶体管Q2，XQ2设为断开状态，同时向写入晶体管控制线RE施加高信号，将写入晶体管Q5，XQ5设为接通状态。
读出动作中，铁电电容器C2，XC2和单元选择晶体管Q2，XQ2的泄漏电流变动作为浮动节点的读出晶体管Q6，XQ6的栅极电位，但数据读出后的动作使得浮动节点电位复位到RST电位。
读出动作中，通过设定对设置线SET，XSET施加的读出电压使得对铁电电容器C2，XC2施加的电压在强介电体膜的反电压以下，在读出动作前后极化不反转。因此不需要再写入动作，从而可增加读出次数。
然而，图10所示的半导体存储装置可不破坏数据地来读出数据，但是由于在2个存储器单元块的对应的存储器单元中存储互补数据，即由于是2T2C结构，因此出现存储器单元面积增大的问题。
为了达到上述目的，本发明的半导体存储装置中，在字线方向上配置的3个以上的存储器单元块，该存储器单元块具有在位线方向上配置的多个存储器单元，该存储器单元各自具有通过强介电体膜的极化的偏位存储数据的铁电电容器和连接铁电电容器的一对电极中的一个电极的选择晶体管，3个以上的存储器单元块各自具有按位线方向延伸的位线、子位线和源线以及栅极连接子位线的一端、源极连接源线、漏极连接位线一端的、通过检测构成多个存储器单元中的读出数据的数据读出存储器单元的铁电电容器的强介电替膜的极化偏位读出数据的读出晶体管，3个以上的存储器单元块中的某2个存储器单元块中包含的子位线经子位线耦合开关彼此连接。
根据本发明的半导体存储装置，由于3个以上的存储器单元块中的某2个存储器单元块中包含的子位线的另一端经子位线耦合开关彼此连接，因此经子位线耦合开关彼此连接的2个存储器单元块具有用作参考电位发生部的功能。从而，2个存储器单元块中的一个存储器单元中写入参考数据“1”的同时，另一存储器单元中写入参考数据“0”时，根据在这2个存储器单元中写入的参考数据可产生基准电压(参考电压)。比较构成与产生基准电压的存储器单元块不同的存储器单元块的存储器单元的铁电电容器的一对电极之间的电压和基准电压可读出存储在该铁电电容器中的数据。因此，可实现1个铁电电容器和1个选择晶体管构成的存储器单元，即1T1C结构的存储器单元，从而与2T2C结构的存储器单元相比，可减少构成存储器单元的元件数，故可降低存储器单元面积。
本发明的半导体存储装置中，更好是3个以上的存储器单元块各自具有在位线方向延伸的复位线，子位线经复位开关连接复位线。
这样，可从复位线向子位线施加希望的电压。因此，在读出数据的动作前后可复位子位线的电位。
但是在子位线的一端不经复位开关连接复位线时，为在铁电电容器中写入数据，必须从读出晶体管的晶片经栅电容向铁电电容器的电极上施加写入电压，因此需要大的写入电压。
然而，由于可从复位线向子位线施加希望的电压，因此可从复位线向铁电电容器的电极上施加写入电压，从而降低写入电压。
本发明的半导体存储装置具有复位线的情况下，更好是复位线和源线是同一线。
这样可降低存储器块的面积。
本发明的半导体存储装置具有复位线的情况下，更好是3个以上的存储器单元块中在字线方向上相邻的2个存储器单元块中包含的复位线共用设置。
这样可降低存储器块的面积。
本发明的半导体存储装置中，更好是3个以上的存储器单元块中包含且并排在字线方向上的构成多个存储器单元的铁电电容器的一对电极中的另一电极构成在字线方向延伸的公共电极。
这样不需要相邻存储器单元之间的电极分离区域，因此可降低存储器单元块的面积。
本发明的半导体存储装置的驱动方法是驱动上述半导体存储装置的驱动方法，包括如下步骤在3个以上存储器单元块中的子位线经子位线耦合开关互相连接的2个存储器单元块中包含的且在字线方向上并排的2个存储器单元中的一个存储器单元中写入参考数据“1”，同时在另一存储器单元中写入参考数据“0”；从构成写入参考数据“1”的存储器单元的铁电电容器的一对电极之间的电压和构成写入参考数据“0”的存储器单元的铁电电容器的一对电极之间的电压求出基准电压；通过比较3个以上存储器单元块中与2个存储器单元块不同的另一存储器单元块中包含的多个存储器单元中的构成数据读出存储器单元的铁电电容器的一对电极之间的电压和基准电压读出构成数据读出存储器单元的铁电电容器中存储的数据。
另外，写入参考数据“0”和参考数据“1”的存储器单元块不限于2个，可以是更多个。
根据本发明的半导体存储装置的驱动方法，从存储参考数据“0”的存储器单元和存储参考数据“1”的存储器单元产生的电荷可根据这些存储器单元所属的存储器单元块中包含的子位线和读出晶体管的电容性负载进行电压变换。即，连接存储参考数据的存储器单元的子位线的电位设定为根据数据“1”产生的子位线电位和根据数据“0”产生的子位线电位的中间值，从而可将该中间值用作参考电压。因此，通过比较构成存储参考数据的存储器单元不属于的存储器单元块中包含的存储器单元的铁电电容器的一对电极之间的电压与参考电压可读出存储在该铁电电容器中的数据。因此，可实现1个铁电电容器和1个选择晶体管构成的存储器单元，即1T1C结构的存储器单元，从而与2T2C结构的存储器单元相比，可减少构成存储器单元的元件数，故可降低存储器单元面积。
尤其，属于存储数据的存储器单元所属的存储器单元块附近放置的存储器单元块的存储器单元中存储参考数据，则铁电电容器在基板上的位置引起的特性偏差和晶体管在基板上的位置引起的特性偏差的影响减小，从而可进行原来难以进行的1T1C结构的稳定动作。
本发明的半导体存储装置的驱动方法中，更好是3个以上存储器单元块各自具有在位线方向上延伸的复位线，同时子位线经复位开关连接复位线，读出数据的步骤包括如下步骤接通构成数据读出存储器单元的选择晶体管，连接构成数据读出存储器单元的铁电电容器的一对电极中的一个电极和子位线，同时在接通复位开关并连接子位线和复位线的状态下，对复位线施加复位电压；断开复位开关来截断子位线和复位线的连接；在截断子位线和复位线的连接的状态下，对构成数据读出存储器单元的铁电电容器的一对电极中的另一个电极施加读出电压并读出数据。
这样，可在复位连接数据读出存储器单元的子位线的电位后施加读出电压，从而可进行稳定的读出动作。
本发明的半导体存储装置的驱动方法中，更好是3个以上存储器单元块各自具有在位线方向上延伸的复位线，同时子位线经复位开关连接复位线，在读出数据的步骤后还备有如下步骤接通构成数据读出存储器单元的选择晶体管，连接构成数据读出存储器单元的铁电电容器的一对电极中的一个电极和子位线，同时在接通复位开关并连接子位线和复位线的状态下，对复位线施加复位电压；断开复位开关来截断子位线和复位线的连接。
这样由于在从数据读出存储器单元读出数据后复位连接该数据读出存储器单元的子位线的电位，因此由于不需要的电压残留在储存节点引起数据消失的情况可避免，从而可稳定的保持数据。
本实施例的半导体存储装置的驱动方法中，更好是读出数据的步骤具有对构成数据读出存储器单元的铁电电容器的一对电极中的另一个电极施加读出电压并读出数据；去除对构成数据读出存储器单元的铁电电容器的一对电极中的另一个电极施加的读出电压，读出电压的大小设定为在去除读出电压时，构成数据读出存储器单元的铁电电容器的强介电体膜的极化的偏位返回读出数据前的偏位的值。
这样由于不需要在读出数据后进行再写入，因此可增加读出数据的次数。
此时读出电压大小更好是设定为大于比较构成数据读出存储器单元的铁电电容器的一对电极之间的电压和基准电压的比较器的检测极限且小于构成数据读出存储器单元的铁电电容器的一对电极之间的反电场的值。
这样，可把读出电压的大小确实设定为在去除读出电压时读出构成数据读出存储器单元的铁电电容器的强介电体膜的极化偏位返回读出数据前的偏位的值。
本实施例的半导体存储装置的驱动方法中更好是3个以上存储器单元块各自具有在位线方向上延伸的复位线，同时子位线经复位开关连接复位线，包括向构成作为3个以上存储器单元块中包含的多个存储器单元中的某一个存储器单元的数据写入存储器单元的铁电电容器写入数据的步骤，写入数据的步骤包含如下步骤接通构成数据写入存储器单元的选择晶体管，连接构成数据写入存储器单元的铁电电容器的一对电极中的一个电极和子位线，同时在接通复位开关并连接子位线和复位线的状态下，在构成数据写入存储器单元的铁电电容器的一对电极中的另一个电极和复位线之间施加对应2值数据的写入电压。
这样，用低写入电压也可写入数据。
此时更好是2值数据为数据“0”时的写入电压的绝对值和2值数据为数据“1”时的写入电压的绝对值互不相同。
这样可提高半导体存储装置的可靠性。
如图1所示，字线方向上配置例如6个存储器单元块MC0，MC1，MC2，MC3，MC4，MC5。第一列的存储器单元块MC0具有沿着位线延伸的位线BL0、子位线SBL0和复位线RST0，第二列的存储器单元块MC1具有沿着位线延伸的位线BL1、子位线SBL1和复位线RST1，第三列的存储器单元块MC2具有沿着位线延伸的位线BL2、子位线SBL2和复位线RST2，第四列的存储器单元块MC3具有沿着位线延伸的位线BL3、子位线SBL3和复位线RST3，第五列的存储器单元块MC4具有沿着位线延伸的位线BL4、子位线SBL4和复位线RST4，第六列的存储器单元块MC5具有沿着位线延伸的位线BL5、子位线SBL5和复位线RST5。
第一列的存储器单元块MC0具有具有铁电电容器C00和选择晶体管Q00的数据存储存储器单元、具有铁电电容器C02和选择晶体管Q02的数据存储存储器单元、具有铁电电容器CREF0和选择晶体管QREF0的参考数据存储存储器单元、写入晶体管QW0、读出晶体管QR0。
选择晶体管Q00串联连接在子位线SBL0和铁电电容器C00的一个电极之间，选择晶体管Q00的栅极连接字线WL0，铁电电容器C00的另一个电极与成为公共电极的板线CP0一体化。选择晶体管Q02串联连接在子位线SBL0和铁电电容器C02的一个电极之间，选择晶体管Q02的栅极连接字线WL2，铁电电容器02的另一个电极与成为公共电极的板线CP1一体化。选择晶体管QREF0串联连接在子位线SBL0和铁电电容器CREF0的一个电极之间，选择晶体管QREF0的栅极连接字线WLA，铁电电容器CREF0的另一个电极与成为公共电极的板线CPA一体化。
写入晶体管QW0栅极连接写入晶体管控制线RE，源极连接复位线RST0的一端，漏极连接子位线SBL0的一端。读出晶体管QR0栅极连接子位线SBL0的一端，源极连接成为源线的复位线RST0的一端，漏极连接位线BL0的一端。
第二列的存储器单元块MC1具有具有铁电电容器C11和选择晶体管Q11的数据存储存储器单元、具有铁电电容器C13和选择晶体管Q13的数据存储存储器单元、具有铁电电容器CREF1和选择晶体管QREF1的参考数据存储存储器单元、写入晶体管QW1、读出晶体管QR1。
选择晶体管Q11串联连接在子位线SBL1和铁电电容器C11的一个电极之间，选择晶体管Q11的栅极连接字线WL1，铁电电容器C11的另一个电极与成为公共电极的板线CP1一体化。选择晶体管Q13串联连接在子位线SBL1和铁电电容器C13的一个电极之间，选择晶体管Q13的栅极连接字线WL3，铁电电容器C13的另一个电极与成为公共电极的板线CP3一体化。选择晶体管QREF1串联连接在子位线SBL0和铁电电容器CREF1的一个电极之间，选择晶体管QREF1的栅极连接字线WLB，铁电电容器CREF1的另一个电极与成为公共电极的板线CPB一体化。
写入晶体管QW1栅极连接写入晶体管控制线RE，源极连接复位线RST1的一端，漏极连接子位线SBL1的一端。读出晶体管QR1栅极连接子位线SBL1一端，源极连接成为源线的复位线RST1的一端，漏极连接位线BL1的一端。
第三列的存储器单元块MC2具有具有铁电电容器C21和选择晶体管Q21的数据存储存储器单元、具有铁电电容器C23和选择晶体管Q23的数据存储存储器单元、具有铁电电容器CREF2和选择晶体管QREF2的参考数据存储存储器单元、写入晶体管QW2、读出晶体管QR2。
选择晶体管Q21串联连接在子位线SBL2和铁电电容器C21的一个电极之间，选择晶体管Q21的栅极连接字线WL1，铁电电容器C21的另一个电极与成为公共电极的板线CP1一体化。选择晶体管Q23串联连接在子位线SBL2和铁电电容器C23的一个电极之间，选择晶体管Q23的栅极连接字线WL3，铁电电容器C23的另一个电极与成为公共电极的板线CP3一体化。选择晶体管QREF2串联连接在子位线SBL2和铁电电容器CREF2的一个电极之间，选择晶体管QREF2的栅极连接字线WLB，铁电电容器CREF2的另一个电极与成为公共电极的板线CPB一体化。
写入晶体管QW2栅极连接写入晶体管控制线RE，源极连接复位线RST2的一端，漏极连接子位线SBL2的一端。读出晶体管QR2栅极连接子位线SBL2一端，源极连接成为源线的复位线RST2的一端，漏极连接位线BL1的一端。
第四列的存储器单元块MC3具有具有铁电电容器C30和选择晶体管Q30的数据存储存储器单元、具有铁电电容器C32和选择晶体管Q32的数据存储存储器单元、具有铁电电容器CREF3和选择晶体管QREF3的参考数据存储存储器单元、写入晶体管QW3、读出晶体管QR3。
选择晶体管Q30串联连接在子位线SBL3和铁电电容器C30的一个电极之间，选择晶体管Q30的栅极连接字线WL0，铁电电容器C30的另一个电极与成为公共电极的板线CP0一体化。选择晶体管Q32串联连接在子位线SBL3和铁电电容器C32的一个电极之间，选择晶体管Q32的栅极连接字线WL2，铁电电容器C32的另一个电极与成为公共电极的板线CP2一体化。选择晶体管QREF3串联连接在子位线SBL3和铁电电容器CREF3的一个电极之间，选择晶体管QREF3的栅极连接字线WLA，铁电电容器CREF3的另一个电极与成为公共电极的板线CPA一体化。
写入晶体管QW3栅极连接写入晶体管控制线RE，源极连接复位线RST3的一端，漏极连接子位线SBL3的一端。读出晶体管QR3栅极连接子位线SBL3一端，源极连接成为源线的复位线RST3的一端，漏极连接位线BL3的一端。
第五列的存储器单元块MC4具有具有铁电电容器C40和选择晶体管Q40的数据存储存储器单元、具有铁电电容器C42和选择晶体管Q42的数据存储存储器单元、具有铁电电容器CREF4和选择晶体管QREF4的参考数据存储存储器单元、写入晶体管QW4、读出晶体管QR4。
选择晶体管Q40串联连接在子位线SBL4和铁电电容器C40的一个电极之间，选择晶体管Q40的栅极连接字线WL0，铁电电容器C40的另一个电极与成为公共电极的板线CP0一体化。选择晶体管Q42串联连接在子位线SBL4和铁电电容器C42的一个电极之间，选择晶体管Q42的栅极连接字线WL2，铁电电容器C42的另一个电极与成为公共电极的板线CP2一体化。选择晶体管QREF4串联连接在子位线SBL4和铁电电容器CREF4的一个电极之间，选择晶体管QREF4的栅极连接字线WLA，铁电电容器CREF4的另一个电极与成为公共电极的板线CPA一体化。
写入晶体管QW4栅极连接写入晶体管控制线RE，源极连接复位线RST4的一端，漏极连接子位线SBL4的一端。读出晶体管QR4栅极连接子位线SBL4一端，源极连接成为源线的复位线RST4的一端，漏极连接位线BL4的一端。
第六列的存储器单元块MC5具有具有铁电电容器C51和选择晶体管Q51的数据存储存储器单元、具有铁电电容器C53和选择晶体管Q53的数据存储存储器单元、具有铁电电容器CREF5和选择晶体管QREF5的参考数据存储存储器单元、写入晶体管QW5、读出晶体管QR5。
选择晶体管Q51串联连接在子位线SBL5和铁电电容器C51的一个电极之间，选择晶体管Q51的栅极连接字线WL1，铁电电容器C51的另一个电极与成为公共电极的板线CP1一体化。选择晶体管Q53串联连接在子位线SBL5和铁电电容器C53的一个电极之间，选择晶体管Q53的栅极连接字线WL3，铁电电容器C53的另一个电极与成为公共电极的板线CP3一体化。选择晶体管QREF5串联连接在子位线SBL5和铁电电容器CREF5的一个电极之间，选择晶体管QREF5的栅极连接字线WLB，铁电电容器CREF5的另一个电极与成为公共电极的板线CPB一体化。
写入晶体管QW5栅极连接写入晶体管控制线RE，源极连接复位线RST5的一端，漏极连接子位线SBL5的一端。读出晶体管QR5栅极连接子位线SBL5一端，源极连接成为源线的复位线RST5的一端，漏极连接位线BL5的一端。
位线BL0和位线BL1的各另一端连接检测放大器SA0，该检测放大器SA0上连接数据总线DL0和数据总线XDL0。位线BL2和位线BL3的各另一端连接检测放大器SA1，该检测放大器SA1上连接数据总线DL1和数据总线XDL1。位线BL4和位线BL5的各另一端连接检测放大器SA2，该检测放大器SA2上连接数据总线DL2和数据总线XDL2。
检测放大器SA0，SA1，SA2连接检测放大器启动控制线SAP，同时较交叉耦合反相器用作检测放大器SA0，SA1，SA2。
子位线SBL1和子位线SBL2的各另一端连接成为子位线耦合开关的子位线耦合晶体管QS12的漏极、源极，该子位线耦合晶体管QS12的栅极连接子位线耦合控制线CSB。子位线SBL3和子位线SBL4的各另一端连接成为子位线耦合开关的子位线耦合晶体管QS34的漏极、源极，该子位线耦合晶体管QS34的栅极连接子位线耦合控制线CSA。由此，子位线SBL3的另一端和子位线SBL4的另一端通过子位线耦合晶体管连接或截断。子位线SBL0和子位线SBL5的个另一端也同样。
作为第1实施例的特征，上述的板线CP0，CP1，CPA，CPb沿着字线方向延伸。通过这种布局，在图10所示的非破坏读出方式的半导体存储装置中必要的块选择晶体管Q4，XQ4不再需要，因此可缩小存储器块的面积。
(数据的写入动作)下面说明第1实施例的半导体存储装置中写入数据的动作。这里，以说明将数据写入第三列存储器单元块MC2的铁电电容器C21中的情况。
数据写入动作时，写入晶体管控制线RE的电位设定为从电源电压VDD上升的升压电平电压(VPP)，写入晶体管QW2接通。
首先，如图2的布线施加电压的波形图所示，在选择的字线WL1上施加升压电平电压VPP的脉冲，接通选择晶体管Q21的状态下，将复位线RST2设定在低电平。写入数据“1”时，板线CP1上施加VDD电平的写入脉冲。这样，铁电电容器C21的强介电体膜的极化向上。写入数据“0”时，板线CP1上施加VDD电平的写入脉冲后，复位线RST2上施加VDD/2电平的写入脉冲。这样，铁电电容器C21的强介电体膜的极化向下。
写入动作中，铁电电容器C21的电极之间施加的电压的绝对值在数据“1”的情况下为VDD、在数据“0”的情况下为VDD/2。因此，数据“1”的情况下为向上的饱和极化状态，在数据“0”的情况下为向下的非饱和极化状态。
图3表示写入动作的强介电体膜的极化状况，图3的电压轴(横轴)上，与板线CP1一体化的下电极的电位为正。曲线a表示在-VDD～+VDD的范围内施加电压时的极化值，是饱和滞后回线。曲线b是-VDD/2～+VDD的范围内施加电压时的极化值，是在正侧为饱和且负侧为非饱和的回线。作为滞后回线的曲线a与极化轴相交的2个点中点A是写入数据“0”时的极化值，点B是写入数据“1”时的极化值。
但是，第1实施例中，数据的写入动作中施加在铁电电容器上的电压的绝对值在写入数据“0”时和写入数据“1”时是不同的。通过本发明人的实验可明确这样在半导体存储装置中可提高可靠性。下面参考图4说明这一点。
图4是对铁电电容器交互地改写数据“0”和数据“1”时由于疲劳恶化极化值减半的改写次数(纵轴)，是对最大施加电压的倒数(横轴)画出的。图4中，直线c表示使正的改写电压和负的改写电压相等进行驱动的情况，直线d是使负的改写电压为正的改写电压的1/2的情况。从图4可知负的改写电压小于正的改写电压可增加可改写的次数。
本发明人对具有图1所示电路的半导体存储装置进行10亿次的数据改写后，将该半导体存储装置在100的温度下保存的状态下，进行根据后述的数据读出动作读出数据的实验。图5是在该实验中可读出的读出电压(VRD)的下限电压对100的温度下的保存时间(横轴)的变化(纵轴)。图5中，直线e表示使正的改写电压和负的改写电压相等进行驱动的情况，直线f是使负的改写电压为正的改写电压的1/2的情况。
从图5可知负的改写电压小于正的改写电压可增加可使得高温保存后的读出下限电压变化小，即可进行能够维持读出动作范围的稳定动作。
从图4和图5所示的实验结果可知采用写入数据“0”时的电压的绝对值小于写入数据“1”时的电压的绝对值的非对称驱动方式时，可提高半导体存储装置的可靠性。
(数据的读出动作)下面说明从第1实施例的半导体存储装置读出数据的动作。这里，说明读出第三列存储器单元块MC2的铁电电容器C21中存储的数据的情况。
首先，通过和上述数据写入动作同样的方法在第一、第三、第五存储器单元块MC0，MC2，MC4的参考数据存储存储器单元的铁电电容器CREF0，CREF2，CREF4中写入例如数据“0”，同时，在第二、第四、第六存储器单元块MC1，MC3，MC5的参考数据存储存储器单元的铁电电容器CREF1，CREF3，CREF5中写入例如数据“1”。
接着如图6的布线施加电压的波形图所示，在选择的字线WL1上施加升压电平电压VPP的脉冲，接通选择晶体管Q21。向子位线耦合控制线CSB施加低信号，向子位线耦合控制线CSA施加高信号，向字线WLA施加高信号，向字线WLB施加低信号。
通过该动作，成为将读出晶体管QR2连接存储数据的铁电电容器Q21的同时，把读出晶体管QR3，QR4连接存储参考数据的铁电电容器CREF3，CREF4的状态。即，作为存储参考数据的存储器单元，为存储数据“1”的铁电电容器CREF3和存储数据“0”的铁电电容器CREF4与成为负荷的2个读出晶体管QR3，QR4连接的结构。
该状态下，写入晶体管控制线RE是高电平，因此子位线、铁电电容器的一个电极和读出晶体管的栅极连接复位线，这些节点被复位到复位线电位。复位动作后，把写入晶体管控制线RE设为低电平，断开写入晶体管QW2。
如以上说明，第1实施例中，构成数据读出存储器单元的选择晶体管Q21接通，构成数据读出存储器单元的铁电电容器C21的一对电极中的一个电极与子位线SBL2连接，同时接通写入晶体管QR2，子位线SBL2的一端与复位线RST2连接，在这种状态下，向复位线RST2上施加复位电压后，断开写入晶体管QR2并截断子位线SBL2的一端和复位线RST2的连接，该状态下，构成数据读出存储器单元的铁电电容器CF21的一对电极中的另一个电极上施加读出电压，读出数据，即连接数据读出存储器单元的子位线SBL2的电位被复位，因此可施加读出电压，从而可稳定的进行读出动作。
接着向单元板线CP1，CPA施加读出电压VRD的脉冲。通过向单元板线CP1施加读出电压VRD，子位线SBL2为用铁电电容器C21的电容值和子位线SBL2的布线电容值进行电容分割的电位。
这里，子位线的布线电容(CSB)定义为包含读出晶体管的栅极电容、连接的选择晶体管的源极电容、布线间电容等。
铁电电容器C21上写入对应数据“1”或数据“0”的极化，将与数据“1”的极化值对应的电容值设为CF1、将与数据“0”的极化值对应的电容值设为CF0时，数据“1”时的子位线SBL2的电位VSB1和数据“0”时的子位线SBL2的电位VSB0分别用式(1)、(2)表示。
VSB1＝CF1×VRD/(CF1+CSB)……………(1)VSB0＝CF0×VRD/(CF0+CSB)……………(2)
这里由于CF1＜CF0，则VSB1＜VSB0。
另一方面，通过对单元板线CPA的施加脉冲，子位线SBL3，SBL4的电位为用铁电电容器CREF3，CREF4的电容和与子位线SBL3，SBL4的布线电容和进行电容分割的电压值。
由于存储参考数据“1”的铁电电容器CREF3的电容值为CF1，存储参考数据“0”的铁电电容器CREF4的电容值为CF0，因此子位线SBL3，SBL4的电位VSBR用式(3)表示。
VSBR＝(CF1+CF0)×VRD/(CF1+CF0+2·CSB)……………(3)这里，由于CF1＜CF0，有VSB1＜VSBR＜VSB0。
对应子位线SBL2和子位线SBL3，SBL4的电位产生，读出晶体管QR2和读出晶体管QR3，QR4从断开状态变换为对应子位线电位的导通状态。预先把位线充电到高电平，则由于成为导通状态的读出晶体管QR2，QR3，位线BL2，BL3的各电位VBL2，VBL3降低。
如果铁电电容器C21中存储的数据为“1”，则由于VSB1＜VSBR，读出晶体管QR2的导电率小于读出晶体管QR3的导电率，有VBL2＞VBL3。另一方面，如果铁电电容器C21中存储的数据为“0”，则由于VSBR＜VSB1，读出晶体管QR2的导电率大于读出晶体管QR3的导电率，有VBL2＜VBL3。该阶段中，VBL2和VBL3的电位差很小。
因此，为放大该微小电位差，向检测放大器启动控制线SAP上施加脉冲。检测放大器启动控制线SAP上施加的脉冲使得检测放大器SA1放大位线BL2和BL3之间的微小电位差。即，检测放大器SA1在铁电电容器C21中存储的数据为“1”时，使电位VBL2为高电平，同时使电位VBL3为低电平，或者在铁电电容器C21中存储的数据为“0”时，使电位VBL2为低电平，同时使电位VBL3为高电平。
检测放大器SA1完成位线电位的放大后，断开单元板线CP1，CPA。由此，停止流过检测放大器位线读出晶体管复位线的贯通电流，从而降低功耗。
之后，把位线BL2，BL3的逻辑电平输出到数据总线DL1，XDL1。数据总线DL1的电位是高电平并且数据总线XDL1的电位是低电平，则来自铁电电容器C21的读出数据是“1”，如果是相反的逻辑值，则来自铁电电容器C21的读出数据是“0”。
接着断开检测放大器启动控制线SAP，将位线充电到高电平，使写入晶体管控制线RE为高电平，把子位线、铁电电容器和读出晶体管的栅极廉洁复位线，由此将这些节点复位到复位线电位。
这样，从数据读出存储器单元读出数据后，可复位连接该数据读出存储器单元的子位线SBL2的电位，因此可避免不要的电压残留在存储节点上引起的数据小时的状况，从而可稳定的保持数据。
之后，断开字线WL1，WLA和子位线耦合控制线CSA时，读出动作完成。
在以上说明的数据读出动作中，通过施加在单元板线上的读出电压VRD的设定可抑制读出动作前后的极化变化，从而可进行非破坏方式的读出动作。
这里，说明以使用本发明人实验的半导体存储装置进行实验的结果为基础得到的读出电压VRD的设定范围。
实验中使用的试样半导体存储装置中，铁电电容器的面积是9平方微米，强介电体膜的厚度为200纳米，强介电体膜的材料是锶铋钽酸盐，选择晶体管和写入晶体管中，栅极宽度为2微米，栅极长度为0.6微米，栅极绝缘膜的厚度为13.5纳米，读出晶体管中，栅极宽度为10.35微米，栅极长度为1.6微米，栅极绝缘膜的厚度为13.5纳米，是子位线上连接比图1所示的电路例子多的16个存储器单元的结构。
该试样半导体存储装置在室温下的非破坏方式的可读出电压VRD范围为2.2～3.7V。用比该范围小的读出电压VRD，则检测放大器不能放大位线的微小电压差，用比该范围大的读出电压VRD，则读出动作前后极化变化，因此不能进行非破坏方式的读出动作。
试样半导体存储装置中，通过读出电压VRD的范围设定在2.2～3.7V并连续进行多次读出动作，可对64K不同，调整可非破坏方式读出数据的读出电压VRD的范围变化。
图7表示该实验结果，图7中，p表示可读出数据的读出电压VRD的下限的平均值，q表示可读出数据的读出电压VRD的上限的平均值，r表示可读出数据的读出电压VRD的下限的最差值，s表示可读出数据的读出电压VRD的上限的最差值。
图10所示的半导体存储装置中，进行100亿次的读出动作时，有动作电压的范围变窄的问题，但本发明的试样半导体存储装置中，即便进行100亿次的读出动作，也确认动作范围稳定。
第1实施例中，说明了读出动作前后极化方向不变化的驱动方法，但可替代其进行向单元板线施加更大的读出电压的读出动作，通过数据再写入动作将变化的极化方向还原的驱动方法。此时，读出次数限制为100亿次，但可享受1T1C结构的单元面积的缩小效果。
(第2实施例)下面参考图8说明本发明的第2实施例的半导体存储装置。
第实施例中，仅说明与参考图1说明的第1实施例不同的结构，与第1实施例相同的结构附加相同符号，其说明从略。
如图8所示，第实施例中，相邻的2个存储器单元块的复位线共用。具体说，第一存储器单元块MC0和第二存储器单元块MC1之间配置公共的复位线RST0、第三存储器单元块MC2和第四存储器单元块MC4之间配置公共的复位线RST2、第五存储器单元块MC4和第六存储器单元块MC5之间配置公共的复位线RST4。
另外，第实施例的半导体存储装置中，写入动作时向各布线施加的电压的波形与图2同样，读出动作时向各布线施加的电压的波形与图6同样。
根据第2实施例，由于相邻的2个存储器单元块的复位线共用，因此可进一步降低存储器单元块的面积。
根据本发明的半导体存储装置及其驱动方法，可实现1个铁电电容器和1个选择晶体管构成的存储器单元，即1T1C结构的存储器单元，从而与2T2C结构的存储器单元相比，可减少构成存储器单元的元件数，故可降低存储器单元面积。
权利要求
1.一种半导体存储装置，具有在字线方向上配置的3个以上的存储器单元块，其特征在于所述3个以上的存储器单元块分别具有在位线方向上配置的多个存储器单元，所述多个存储器单元分别具有通过强介电体膜的极化的偏位存储数据的铁电电容器、和连接所述铁电电容器的一对电极中的一个电极的选择晶体管，所述3个以上的存储器单元块分别具有沿位线方向延伸的位线、子位线及源线、和栅极连接所述子位线的一端、源极连接所述源线、漏极连接所述位线一端的读出晶体管，所述读出晶体管通过检测所述多个存储器单元中构成读出数据的数据读出存储器单元的所述铁电电容器的强介电替膜的极化偏位而读出数据，所述3个以上的存储器单元块中的任意2个存储器单元块中包含的所述子位线经子位线耦合开关彼此连接。
2.根据权利要求1所述的半导体存储装置，其特征在于所述3个以上的存储器单元块各自具有在位线方向延伸的复位线，所述子位线经复位开关连接所述复位线。
3.根据权利要求2所述的半导体存储装置，其特征在于所述复位线和所述源线是同一线。
4.根据权利要求2所述的半导体存储装置，其特征在于所述3个以上的存储器单元块中在字线方向上相邻的2个存储器单元块中包含的所述复位线共用设置。
5.根据权利要求1所述的半导体存储装置，其特征在于包含在所述3个以上的存储器单元块中且构成并排在字线方向上的多个存储器单元的所述铁电电容器的所述一对电极中的另一方电极，构成在字线方向延伸的公共电极。
6.一种半导体存储装置的驱动方法，用于驱动权利要求1所述的半导体存储装置，其特征在于包括如下步骤在所述3个以上存储器单元块中的所述子位线经所述子位线耦合开关互相连接的所述2个存储器单元块中包含的且在字线方向上并排的2个存储器单元中的一个存储器单元中写入参考数据“1”，同时在另一存储器单元中写入参考数据“0”；根据构成写入所述参考数据“1”的存储器单元的所述铁电电容器的一对电极之间的电压、和构成写入所述参考数据“0”的存储器单元的所述铁电电容器的一对电极之间的电压，求出基准电压；通过对所述3个以上存储器单元块中与所述2个存储器单元块不同的另一存储器单元块中包含的多个存储器单元中的构成所述数据读出存储器单元的所述铁电电容器的一对电极之间的电压、与所述基准电压进行比较，读出构成所述数据读出存储器单元的所述铁电电容器中所存储的数据。
7.根据权利要求6所述的半导体存储装置的驱动方法，其特征在于所述3个以上存储器单元块各自具有在位线方向上延伸的复位线，同时所述子位线经复位开关连接所述复位线，读出所述数据的步骤包括如下步骤接通构成所述数据读出存储器单元的所述选择晶体管，连接构成所述数据读出存储器单元的所述铁电电容器的一对电极中的一个电极和所述子位线，同时在接通所述复位开关并连接所述子位线和所述复位线的状态下，对所述复位线施加复位电压；断开所述复位开关来截断所述子位线和所述复位线的连接；在截断所述子位线和所述复位线的连接的状态下，对构成所述数据读出存储器单元的所述铁电电容器的一对电极中的另一个电极施加读出电压、读出数据。
8.根据权利要求6所述的半导体存储装置的驱动方法，其特征在于所述3个以上存储器单元块各自具有在位线方向上延伸的复位线，同时所述子位线经复位开关连接所述复位线，在读出所述数据的步骤后还备有如下步骤接通构成所述数据读出存储器单元的所述选择晶体管，连接构成所述数据读出存储器单元的所述铁电电容器的一对电极中的一个电极和所述子位线，同时在接通所述复位开关并连接所述子位线和所述复位线的状态下，对所述复位线施加复位电压；断开所述复位开关来截断所述子位线和所述复位线的连接。
9.根据权利要求6所述的半导体存储装置的驱动方法，其特征在于读出所述数据的步骤具有对构成所述数据读出存储器单元的所述铁电电容器的一对电极中的另一个电极施加读出电压并读出数据；去除对构成所述数据读出存储器单元的所述铁电电容器的一对电极中的另一个电极施加的所述读出电压，所述读出电压的大小设定为，在去除所述读出电压时，构成所述数据读出存储器单元的所述铁电电容器的强介电体膜的极化的偏位能够返回读出所述数据前的偏位的值。
10.根据权利要求9所述的半导体存储装置的驱动方法，其特征在于所述读出电压的大小设定为，大于对构成所述数据读出存储器单元的所述铁电电容器的一对电极之间的电压与所述基准电压进行比较的比较器的检测极限且小于构成所述数据读出存储器单元的所述铁电电容器的一对电极之间的反电场的值。
11.根据权利要求6所述的半导体存储装置的驱动方法，其特征在于所述3个以上存储器单元块各自具有在位线方向上延伸的复位线，同时所述子位线经复位开关连接所述复位线，具有向构成作为所述3个以上存储器单元块中包含的多个存储器单元中的某一个存储器单元的数据写入存储器单元的铁电电容器写入数据的步骤，所述写入数据的步骤包括接通构成所述数据写入存储器单元的所述选择晶体管，连接构成所述数据写入存储器单元的所述铁电电容器的一对电极中的一个电极与所述子位线，同时在接通所述复位开关并连接所述子位线和所述复位线的状态下，在构成所述数据写入存储器单元的所述铁电电容器的一对电极中的另一个电极和所述复位线之间施加对应2值数据的写入电压的步骤。
12.根据权利要求11所述的半导体存储装置的驱动方法，其特征在于所述2值数据为数据“0”时的所述写入电压的绝对值，与所述2值数据为数据“1”时的所述写入电压的绝对值互不相同。
全文摘要
一种半导体存储装置及其驱动方法，各存储器单元块(MC)具有选择晶体管(Q)和铁电电容器(C)构成的多个存储器单元、选择晶体管(QREF)和铁电电容器(CREF)构成的参考数据存储存储器单元、读出晶体管(QR)、位线(BL)、子位线(SBL)、复位线(RST)。读出晶体管(QR)的栅极接子位线(SBL)的一端、漏极连接位线(BL)的一端、源极连接复位线RST的一端。相邻的存储器单元块(MC)的子位线(SBL)的其他端之间经子位线耦合晶体管(QS)互相连接。从而可以降低半导体存储装置的存储器单元面积。
文档编号G11C11/22GK1447433SQ0310728
公开日2003年10月8日 申请日期2003年3月21日 优先权日2002年3月26日
发明者加藤刚久, 嶋田恭博, 山田隆善 申请人:松下电器产业株式会社