专利名称：用于双单元存储元件的有效读取和编程的方法和系统的制作方法
技术领域：
本发明涉及一种用于非挥发性数据存储的存储器系统，且更特定地说，涉及一种提供具有高密度的读取和编程的存储器系统。
背景技术：
存储卡通常用于存储用于各种产品(例如，电子产品)的数字数据。通常，此等存储卡为非常受欢迎且实用的非挥发性存储器，因为即使在断电之后其仍然保留数据。存储卡的实例为使用Flash型或EEPROM型存储单元来存储数据的闪光卡。闪光卡具有相对较小的形状因数且已被用以存储用于诸如照相机、掌上型电脑、置顶盒、掌上型或其它小型音频播放器/记录器(例如，MP3装置)和医疗监视器等产品的数字数据。闪光卡的一个主要供应商为Sunnyvale，CA的SanDisk Corporation。
人们日益呼吁此等存储卡能存储越来越大量的数据。因此，已发展此等存储卡内的个别存储元件来支持多电平以有效存储多位数据。传统存储元件存储仅两个状态，而多电平或高密度存储元件存储两个以上的状态(例如，四个状态)。
除了存储卡日益增加的存储能力之外，也存在对提供越来越高的性能操作的持续需要。即，存在着提高可从存储卡读取数据或将数据写入存储卡的速度的需要。由于能够以一定的平行度来执行存储器内存储单元的读取或编程，因此改良的效能可经历增加的平行性。然而，增加的平行性不仅是增加硬件组件的问题，而且必须考虑精确的单元控制和位线间干扰的管理。然而，为获得增加的平行性需要考虑存储卡的许多复杂特征，诸如精确的单元控制和位线间干扰。
因此，需要改进的方法来以更大的平行度从存储器阵列读取数据或将数据写入存储器阵列。
发明内容
本发明涉及一种其中增强了双单元存储元件的读取和编程(写入)的密度的存储器系统(例如，存储卡)。根据本发明的一个方面，在读取或编程期间可以以高产性使用用于存储器系统的所有位线以实现读取和/或编程操作中增加的(例如，最大)平行性。该存储器系统通常为一提供二进制或多状态数据存储的非挥发性存储器产品或装置。
可以众多方式实施本发明。例如，可将本发明实施为一系统、装置或方法。下面讨论了本发明的若干实施例。
作为非挥发性半导体存储器装置，本发明的一个实施例包含至少复数个位线、复数个字线和复数个双单元存储元件。该等双单元存储元件的每个均包含至少一源极装置、一漏极装置和一选择装置。有利情况为，能够同时读取或编程在沿该等字线中的一个特定字线的三个相邻双细胞存储单元中的总共六个源极装置和漏极装置中的两个。
作为便携式存储卡，本发明的一个实施例包含至少一数据存储阵列和一控制器。该数据存储阵列包含至少复数个位线、复数个字线和复数个双单元存储元件。该等双单元存储元件的每个均包含至少一源极装置、一漏极装置和一选择装置。该控制器运行以控制对该数据存储阵列的读取和写入。能同时编程或读取在沿字线中的该等字线中的一个特定字线的三个相邻双单元存储元件中的源极装置和漏极装置中的两个。
作为从非挥发性存储器读取数据的方法，本发明的一个实施例包含至少识别沿一特定字线的三个相邻存储元件，该等三个相邻存储元件的每个均被耦接于一相邻对的位线之间，该等三个相邻存储元件的每个包含至少一对存储单元；将该等相邻对的位线中的每对(环绕三个具有一待读取的存储单元的相邻存储元件中的两个中的每个)中的位线之一耦接于一低电位；将一读取电压耦接于在三个具有一待读取的存储单元的相邻存储元件中的两个中的每个中的待读取的存储单元；将一过驱动电压耦接于该等三个相邻存储单元中的其它存储单元；且其后同时通过该等相邻对的位线的每对(环绕三个具有一待读取的存储单元的相邻存储元件中的两个中的每个)中的该等位线中的另一个而从三个具有一待读取的存储单元的相邻存储元件的两个中的两个存储单元之一读取数据。
作为从非挥发性存储器读取数据的另一方法，本发明的一个实施例包含至少提供一具有一存储元件阵列、复数个位线、复数个字线和复数个门极控制信号的非挥发性存储器；识别沿一特定字线而彼此相邻的第一、第二和第三存储元件，该等第一、第二和第三存储元件的每个均包含至少一对存储单元和一选择栅；识别沿该特定字线而彼此相邻的第一、第二、第三和第四位线，该第一存储元件插于该第一位线与该第二位线间，该第二存储元件插于该第二位线与该第三位线间，且该第三存储元件插于该第三位线与该第四位线间；识别在该第一存储元件中待读取的第一存储单元和在该第三存储元件中待读取的的第二存储元件；将该第一位线和该第四位线耦接于一低电位；将该等第一、第二和第三存储元件中除了该等第一和第二存储单元之外的其它存储单元耦接于一高电位；将特定字线耦接于用于该等第一、第二和第三存储元件中的每个的选择栅；将一读取电压耦接于待读取的第一和第二存储单元；且其后同时通过该等第二和第三位线从该等第一和第二存储单元之一读取数据。
作为用于将数据编程至非挥发性存储器的方法，本发明的一个实施例包含至少识别沿一特定字线的三个相邻存储元件，该等三个相邻存储元件中的每个均被耦接于一相邻对的位线之间，该等三个相邻存储元件中的每个均包含至少一对存储单元；将相邻对的位线的每对(环绕三个具有一待编程的存储单元的相邻存储元件中的两个中的每个)中的位线之一耦接于一编程电平电位(program level potential)；将该等相邻对的位线的每对(环绕三个具有一待编程的存储单元的相邻存储元件中的两个中的每个)中的位线的其它位线耦接于一低电位；将一编程门板电压耦接于三个具有一待读取的存储单元的相邻存储元件中的两个中的每个中待编程的存储单元；将一过驱动电压耦接于三个相邻存储单元中的其它存储单元；且其后同时将数据编程至三个具有一待编程的存储单元的相邻存储元件中的两个中的两个存储单元之一。
作为用于将数据编程至非挥发性存储器的另一方法，本发明的一个实施例包含至少提供一具有一存储元件阵列、复数个位线、复数个字线和复数个门极控制信号的非挥发性存储器；识别沿一特定字线而彼此相邻的第一、第二和第三存储元件，该等第一、第二和第三存储元件中的每个均包含至少一对存储单元和一选择栅；识别沿该特定字线而彼此相邻的第一、第二、第三和第四位线，该第一存储元件插于该第一位线与该第二位线间，该第二存储元件插于该第二位线与该第三位线间，且该第三存储元件插于该第三位线与该第四位线间；识别第一存储元件中待编程的第一存储单元和第三存储元件中待编程的第二存储元件；将该第一位线和该第四位线耦接于一编程电平电位；将该等第一、第二和第三存储元件中除了第一和第二存储单元之外的其它存储单元耦接于一高电位；将该特定字线耦接于用于该等第一、第二和第三存储元件的每个的选择栅；将一编程电压耦接于待编程的第一和第二存储单元；且其后同时将数据编程至第一和第二存储单元。
结合以实例的方式说明本发明原理的随附图式通过以下详细描述将不难发现本发明的其它方面和优点。
结合该等随附图式通过以下详细描述将容易地理解本发明，其中相似参考数字表示相似结构元件，且其中图1为根据本发明的一个实施例的存储器系统的原理方块图。
图2为根据本发明的一个实施例的存储块的示意图。
图3为根据本发明的一个实施例的存储块的详细示意图。
图4A为一表示置于读取模式的图2中所示存储块的存储块的示意图。
图4B为一在读取模式操作期间同时从两个存储单元读取数据的存储块的示意图。
图5A为一表示置于编程模式的图2中所示存储块的存储块的示意图。
图5B说明一施加偏压以提供编程模式操作的存储块。
图5C说明在由对图5B中所示存储卡施加偏压而提供的编程模式操作期间的存储块。
图6说明一实施一代表性双单元存储元件的半导体结构的横截面图。
具体实施例方式
本发明涉及一种其中增强了双单元存储元件的读取和编程(写入)的密度的存储器系统(例如，存储卡)。根据本发明的一个方面，在读取或编程期间可以以高产性使用用于存储器系统的所有位线以实现读取和/或编程操作中增加的(例如，最大)平行性。该存储器系统通常为一提供二进制或多状态数据存储的非挥发性存储器产品或装置。
以下参看图1至6讨论了本发明的此方面的实施例。然而，所属领域的技术人员将不难了解，本文关于此等图所给出的详细描述是用于解释性目的，因为本发明延伸到了此等有限实施例以外。
图1为根据本发明的一个实施例的存储器系统10的原理方块图。存储器系统10包含一存储器控制器12，其控制存储器系统10的操作(例如，读取、擦除、编程)且通过数据总线13与主机通信。存储器系统10也包含提供非挥发性数据存储的存储器阵列14。根据本发明，通过在读取或编程期间主动使用所有位线能以最大的平行性执行关于存储器阵列的读取和编程操作。存储器控制器12能以较高平行度有效地读取或编程存储器阵列14。
存储器阵列14包含提供数据存储的二进制或多状态数据存储元件。因为每个此数据存储元件能够存储两个以上的状态(或电平)，所以多状态(多电平)数据存储元件为数据提供更高密度的存储。换句话说，每个多状态数据存储元件能够存储一位以上的数据，而每个二进制数据存储元件仅能够存储单个位的数据。该数据存储元件通常配置于在一个实施例中可代表最小写入部件的组块中。此外，每个数据存储元件为双单元存储元件，其意味着每个数据存储元件包含两个存储单元。
在具有本发明所提供的改进的平行性的情况下，读取或编程部件是关于三个相邻数据存储元件。换句话说，读取或编程密度部件为三个相邻存储元件。由于每个数据存储元件为双单元装置，因此在该等三个相邻存储元件中有六个存储单元。可同时读取或编程该等三个相邻存储元件中六个存储单元中的两个。因此，通过三个通路或相位可从三个相邻的双单元数据存储元件中所提供的存储单元中的每个读取数据或将数据编程至其中。由于可以此方式来读取存储器阵列14中或其组块中的每三个相邻的数据存储元件，因此可通过三个通路或相位从存储器阵列14或其组块来读取所有数据或将所有数据编程至其中。
感应放大器通常具有存储器阵列以从存储器元件读出数据。为以改进的平行性来读取数据，将在一假接地阵列构造中为1.5倍(1_)位线的均等物提供一个(1)感应放大器。
存储器系统10可(例如)与存储卡(诸如插入式卡)、存储棒或一些其它半导体存储器产品相关联。存储卡的实例包含PC卡(以前为PCMCIA装置)、闪光卡、闪光碟、多媒体卡和ATA卡。
图2为根据本发明的一个实施例的存储块200的示意图。图2中说明的存储块200是关于用来为数据存储装置存储数据的存储器阵列(例如，图1的存储器阵列14)的一小部分。
存储块200包含复数个双单元存储元件202。图2中所示的存储块200的部分说明了三个相邻的双单元存储元件202。该等双单元存储元件202中的每个均包含一对存储单元(C)204和一选择栅(S)206。更特定地说，双单元存储元件202-1包含存储单元(C1)204-1、存储单元(C2)204-2和选择栅(S1)206-1。双单元存储元件202-2包含存储单元(C3)204-3、存储单元(C4)204-4和选择栅(S2)206-2。双单元存储元件202-3包含存储单元(C5)204-5、存储单元(C6)204-6和选择栅(S3)206-3。
存储块200准许通过使用以位线(BL)、字线(WL)和控制信号(CS)方式供应至存储单元(C)的电信号而将数据编程至存储单元(C)或从其读取数据。此等电信号运行以施加偏压于存储单元(C)来编程、读取或隔离选择存储单元(C)。此外，虽然没有进一步讨论，但是通常电信号也能够以个别、群组或大块的方式从存储单元(C)擦除先前被编程的数据。一般通过存储器控制器(例如，存储器控制器12)来施加电信号。
根据图2中所示存储块200的配置，说明了四个(4)相邻位线(BL1-BL4)和一单个字线(WL)。字线(WL)耦接于选择栅206-1、206-2和206-3的控制端子。双单元存储元件202-1提供于位线BL1与BL2之间且耦接至该等位线。双单元存储元件202-2提供于位线BL2与BL3之间且耦接至该等位线。双单元存储元件202-3提供于位线BL3与BL4之间且耦接至该等位线。
存储块200的运行是为了使在图2中所示的三个相邻双单元存储元件(诸如双单元存储元件202-1、202-2和202-3)内，读操作可同时读取该等三个相邻双单元存储元件202内的存储单元(C)中的两个。因此，为读取或编程三个双单元存储元件上的六个存储单元需要三个通路。然而，常规情况为，不能以此效率和密度来读取或编程具有此性质的存储元件。因此，根据本发明，读取或编程的能力仅需要三个通路，而常规情况需要四个或更多通路。因此，关于读和写效率，本发明大约提供了至少33％的性能改善。
图3为根据本发明的一个实施例的存储块300的详细示意图。存储块300(例如)代表了图2中说明的存储块200的详细设计。
存储块300包含双单元存储元件302以实施图2中说明的双单元存储元件202。该等双单元存储元件302耦接于一特定字线(WL)且位于相邻位线(BL)之间。可将双单元存储元件302称为双浮动单元单元。双单元存储元件302中的每个包含第一浮动单元单元304、第二浮动单元单元306和选择栅308。该等第一浮动单元单元304、第二浮动单元单元306和选择栅308中的每个都包含第一、第二和第三端子。通常，该等第一和第二端子是关于第一和第二通道端子(例如，漏极和源极端子)且该第三端子是关于控制端子(例如，门极端子)。
双单元存储元件302-1的相互连接如下。浮动单元单元304-1的第一端子耦接于位线BL1，浮动单元单元304-1的第二端子连接于选择栅308-1的第一端子，且浮动单元单元304-1的第三端子连接于控制信号CS1。浮动单元单元306-1的第一端子耦接于位线BL2，浮动单元单元306-1的第二端子连接于选择栅308-1的第二端子，且浮动单元单元306-1的第三端子连接于控制信号CS2。选择栅308-1的第三端子耦接于特定字线(WL)。
双单元存储元件302-2的相互连接如下。浮动单元单元304-2的第一端子耦接于位线BL2，浮动单元单元304-2的第二端子连接于选择栅308-2的第一端子，且浮动单元单元304-2的第三端子连接于控制信号CS2。浮动单元单元306-2的第一端子耦接于位线BL3，浮动单元单元306-2的第二端子连接于选择栅308-2的第二端子，且浮动单元单元306-2的第三端子连接于控制信号CS3。选择栅308-2的第三端子耦接于特定字线(WL)。
双单元存储元件302-3的相互连接如下。浮动单元单元304-3的第一端子耦接于位线BL3，浮动单元单元304-3的第二端子连接于选择栅308-3的第一端子，且浮动单元单元304-3的第三端子连接于控制信号CS3。浮动单元单元306-3的第一端子耦接于位线BL4，浮动单元单元306-3的第二端子连接于选择栅308-3的第二端子，且浮动单元单元306-3的第三端子连接于控制信号CS4。选择栅308-3的第三端子耦接于特定字线(WL)。
存储块300中提供的其它双单元存储元件的相互连接类似于图3中所示的三个相邻双存储元件302-1、302-2和302-3。因此，虽然未在图3中展示，但是应认识到，存储块300包含沿着不仅该特定字线(WL)而且还有其它字线而类似地配置的额外的双单元存储元件。
图4A为表示图2中说明的存储块200的存储块400的示意图，其被置于假接地阵列构造中的读取模式中。在由存储块400所表示的特定读取模式中，将同时读取存储单元C1和C6。在此点上，施加于三个相邻存储元件202-1、202-2和202-3使得可同时读取存储单元C1和C6的偏压如下。字线(WL)被激活。位线BL1和BL4接地，且与相邻存储块400共享。控制信号CS1和CS4分别具有读取电压Vpg1和Vpg6。控制信号CS2和CS3具有过驱动电压(OD)。随后通过位线BL2从存储单元C1读出数据，且通过位线BL3从存储单元C6读出数据。从此等存储单元C1和C6读出的数据可分别称作Data1和Data6。数据通常通过耦接于位线的各感应放大器来确定。感应放大器评估位线上的电流以感应存储于各存储单元中的数据值。虽然上述电压电平可随应用而改变，但是在一个实施例中，具代表性的电压电平为依解码要求而定Vpg＝0-3V；OD＝约4V(应大于Vpg)；BL＝约1V；且WL不大于BL+Vth(阈值电压)。
图4B为在用以同时从存储单元C1和C6读取数据的读取模式操作期间的存储块450的示意图。换句话说，图4B中所示的存储块450表示读取模式期间图4A的存储块400。因此，双单元存储元件202-1是通过字线(WL)、位线BL1和控制信号CS1和CS2来配置以从存储单元C1读取所存储的数据。利用存储至存储单元C1的数据来产生流经位线BL2至第一感应放大器(未图示)的电流i1，该第一感应放大器区分或确定存储于存储单元C1中称作Data1的数据。此处，对选择栅206-1施以偏压使其“打开”(导通)，且对存储单元204-2亦施以偏压使其“打开”(且过驱动)，使得来自存储单元C1204-1的电流(依Data1而定)可传经选择栅S1206-1和存储单元C2204-2且耦接至位线BL2。双单元存储元件202-3以类似方式运行以产生流经位线BL3至第二感应放大器(未图示)的电流i6，该第二感应放大器区分或确定存储于存储单元C6中称作Data6的数据。此处，对选择栅206-3施以偏压使其“打开”(导通)，且对存储单元204-5亦施以偏压使其“打开”(且过驱动)，使得如果C6204-6因偏压而为导通状态，则来自存储单元C6204-6的电流可传经选择栅S3206-3和存储单元C6204-6且耦接至位线BL3。
然而，双单元存储元件202-2运行以在读取模式(其中读取存储单元C1和C6)期间将双单元存储元件202-1从双单元存储元件202-3有效地隔离开来。此处，选择栅S2206-2关于BL2和BL3的偏压是为了使选择栅S2206-2“关闭”(非导通)(S2具有高体偏压)。结果，无电流流经选择栅S2206-2。因此，电流i1和i6未受到可能存储于双单元存储元件202-2中的电荷或可能流经位于该等位线BL2或BL3之间的双单元存储元件202-2的电流的破坏。
因此，可同时读取三个相邻双单元存储元件的六个存储单元中的两个存储单元。此外，通过三个通路或相位，可读取在该等三个相邻的双单元存储元件中的全部的六个存储单元。实际上，通过三个通路或相位，可读取与一特定字线相关的所有存储单元，因为可在每个通路或相位中读取六个相邻存储单元中的两个。
图5A说明了表示图2中说明的存储块200的存储块500的示意图，其被置于编程模式中。该编程模式也可称为写入模式。
在图5A中所示的编程模式的特定配置中，将同时编程存储单元C1和C6。在此点上，施加于三个相邻存储元件202-1、202-2和202-3使得可同时编程存储单元C1和C6的偏压如下。字线(WL)被激活。位线BL2和BL3耦接于接地电位或主动下拉至低电位。此外，将编程电压(Vpp)置于位线BL1和BL4上。此外，控制信号CS1和CS4分别具有编程门极电压Vpg1和Vpg6。控制信号CS2和CS3具有过驱动电压。以此方式对存储单元(C)和选择栅(S)施加偏压，而将存储块500置于一用于存储单元C1和C6的编程的写入模式中。
因此，可同时编程三个相邻双单元存储元件中的六个存储单元中的两个。因此，在三个通路或相位中，可编程位于三个相邻存储元件中的所有存储单元。例如，如果一特定字线(WL)支持三百个(300)存储单元(在此方式中存储单元C1至C6表示于图5A中)，则在每个通路中可编程一百个(100)存储单元，且在三个通路或相位之后，所有的三百个(300)存储单元可能已经被编程。然而，在某些情况中，并非所有的存储单元都得以编程。可通过将相关的位线(BL)置于高电位来防止相应的存储单元的编程。例如，如果取而代之将位线BL3置于某高电位而非接地电位或低电位，则存储单元C6将不会被编程。
为以额外细节说明用于存储块500的编程模式，图5B说明了一被施以偏压来提供编程模式运行的存储块520。在图5B中所示的存储块520的特定配置中，将编程存储单元C1和C6且不编程存储单元C7。虽然编程密度部件是关于三个相邻双单元存储元件，但是图5B中的存储块520展示了第四个双单元存储元件202-4，其有效地表示下一组三个相邻存储元件中的第一个双单元存储元件。存储单元(C)的偏压类似于图5A的偏压。即，字线(WL)被激活。位线BL1和BL4被耦接于编程电位(Vpp)。位线BL2和BL3耦接于低电位因为将要编程存储单元C1和C6。然而，由于将不编程存储单元C7，所以将位线BL5耦接于高电位。此外，控制信号CS1和CS4分别具有编程门极电位Vpg1和Vpg6。控制信号CS2、CS3和CS5具有过驱动电位。
图5C说明在由对图5B中所示的存储块520施以偏压而提供的编程模式运行期间的存储块540。在存储块540的特定配置中，同时编程存储单元C1和C6且不编程存储单元C7。如图5C中所示，存储单元C1能够被编程以通过使用电流i1来存储数据值。该电流i1从耦接于位线BL1的编程电压(Vpp)源而流经存储单元C1，从而编程其浮动单元，随后经过“打开”的选择栅S1以及经过也是“打开”的存储单元C2且接着到达耦接于位线BL2的低电位。以类似方式通过使用电流i6而编程存储单元C6。然而，关于存储单元C7，由于位线BL5耦接于高电位，因此选择栅S4的偏压是为了使选择栅S4“关闭”而因此没有电流有效地流经选择栅S4。因此，无编程电流i7流经存储单元C7。因此，用于图5C中所示的存储块540的特定写入模式不会运行以编程存储单元C7。
图6说明了实施一代表性双单元存储元件600的半导体结构的横截面图。该双单元存储元件600形成于一基板602上，其漏极604和源极606扩散于该基板602中。双单元存储元件600包含在漏极604与源极606之间的通道611的上方形成的浮动单元608和610。在一个实施例中，浮动单元608和610形成于具有第一层多晶硅的基板上。双单元存储元件600也包含分别形成于浮动单元608和610上的导引栅612和614。在一个实施例中，导引栅612和614形成于具有第二层多晶硅的基板上。导引栅612和614也可称为控制门。双单元存储元件600还进一步包含一选择栅616，其形成于导引栅612和614上方而且还不仅在导引栅612与614之间也在浮动单元608与610之间朝通道611向下延伸。
本发明可进一步关于一包含上述存储器系统的电子系统。存储器系统(意即，存储卡)通常用于存储用于各种电子产品的数字数据。通常，存储器系统可从电子系统移出使得所存储的数据为便携式。根据本发明的存储器系统可具有相对较小的外形因数且已被用以存储用于诸如照相机、掌上型或笔记本式电脑、网卡、网络设备、置顶盒、掌上型或其它小型音频播放器/记录器(例如，MP3装置)和医疗监视器等电子产品的数字数据。
本发明的优点众多。不同实施例或实施可产生以下优点中的一个或多个。本发明的一个优点为可以增加的性能(意即，增加的平行性)而关于一存储器阵列来执行读取和/或编程。本发明的另一优点为改善了读取和/或编程期间位线间的隔离。本发明的另一优点为由于控制了寄生电流而使在读取和/或编程期间相邻位线之间的电流可基本为零，从而容许了高精确度操作。
从书面描述可明显看出本发明的许多特征和优点，且因此希望通过附加权利要求来涵盖本发明的所有此等特征和优点。此外，由于所属领域的技术人员将容易地作出众多修改和变化，所以不应将本发明视为受限于所说明和描述的精确构造和操作。因此，所有合适的修改和均等物均包含在本发明的范畴之内。
权利要求
1.一种非挥发性半导体存储器装置，其包括复数个位线；复数个字线；和复数个双单元存储元件，所述双单元存储元件中的每个均包含至少一源极装置、一漏极装置和一选择装置，其中能同时编程或读取沿所述字线中的一特定字线的三个相邻的双细胞存储单元中的总共六个所述源极装置和所述漏极装置中的两个。
2.如权利要求1所述的非挥发性半导体存储器装置，其中所述选择装置中的每个均耦接至一个所述字线，且其中所述源极装置和所述漏极装置中的每个均耦接于一个所述位线与一个所述选择装置之间。
3.如权利要求1所述的非挥发性半导体存储器装置，其中所述源极装置和所述漏极装置中的每个均包含一浮动单元。
4.如权利要求3所述的非挥发性半导体存储器装置，其中所述选择装置不包含一浮动单元。
5.如权利要求1所述的非挥发性半导体存储器装置，其中所述存储元件为Flash型存储元件。
6.如权利要求1所述的非挥发性半导体存储器装置，其中所述存储元件为EEPROM型存储元件。
7.如权利要求1所述的非挥发性半导体存储器装置，其中所述非挥发性半导体存储器装置提供于一存储卡内。
8.如权利要求7所述的非挥发性半导体存储器装置，其中该存储卡为一便携式存储卡，其中所述位线、所述字线和所述双单元存储元件在该便携式存储卡内形成一数据存储阵列，且其中该便携式存储卡进一步包括一可操作性地连接至所述存储元件的控制器，所述控制器运行以控制对所述数据存储阵列的读取和写入。
9.一种如权利要求8所述的便携式存储卡，其中所述选择装置中的每个均耦接至一个所述字线，其中所述源极装置和所述漏极装置中的每个均耦接于一个所述位线与一个所述选择装置之间，且其中该等三个相邻双单元存储元件总共包含三个所述源极装置和三个所述漏极装置。
10.如权利要求8或9所述的便携式存储卡，其中所述数据存储阵列提供于一单个半导体晶片上。
11.如权利要求8至10中任一权利要求所述的便携式存储卡，其中所述便携式存储卡是一在一晶片上的存储器系统。
12.一种从一非挥发性存储器读取数据的方法，所述方法包括识别沿一特定字线的三个相邻存储元件，该等三个相邻存储元件中的每个均耦接于一相邻对的位线之间，该等三个相邻存储元件中的每个均包含至少一对存储单元；将该等相邻对的位线中的每对中的位线之一耦接于一低电位，其中该等相邻对位线中的每对位线环绕该等三个具有一待读取的存储单元的相邻存储元件中的两个中的每个；将一读取电压耦接于在该等三个具有一待读取的存储单元的相邻存储元件中的两个中的每个中待读取的该存储单元；将一过驱动电压耦接于该等三个相邻存储元件中的其它存储单元；且其后通过该等相邻对的位线中的每对中的位线中的另一位线同时从该等三个具有一待读取的存储单元的相邻存储元件中的两个中的该等两个存储单元之一读取数据，该等相邻对位线中的每对位线环绕该等三个具有一待读取的存储单元的相邻存储元件中的两个中的每个。
13.如权利要求12所述的方法，其中所述读取包括将该等相邻对的位线的每对中的位线中的该另一位线分别耦接于感应放大器，该等相邻对位线中的每对位线环绕该等三个具有一待读取的存储单元的相邻存储元件中的两个中的每个；且利用该等感应放大器同时从在该等三个具有一待读取的存储单元的相邻存储元件中的两个中的该等两个存储单元之一读取数据。
14.如权利要求12或13所述的方法，其中该等三个相邻存储元件的每个均进一步包含至少一选择元件。
15.如权利要求14所述的方法，其中所述方法进一步包括在该等三个相邻存储元件中不具有一待读取的存储单元的一个中运行该选择元件以将该等三个相邻存储元件中具有一待读取的存储单元的两个彼此隔离开来。
16.如权利要求15所述的方法，其中所述运行提供了一正电压于该等位线中未耦接于该低电位的那些位线。
17.如权利要求15所述的方法，其中所述运行包括将该等相邻对的位线的每对中的位线中的另一位线耦接于一能使该选择元件变为非导通的电位，该等相邻对位线中的每对位线环绕该等三个具有一待读取的存储单元的相邻存储元件中的两个中的每个。
18.如权利要求15-17中任一权利要求所述的方法，其中该选择元件的所述运行是部分地基于该特定字线来加以控制。
19.如权利要求15-18中任一权利要求所述的方法，其中该低电位是接地的。
20.一种用于将数据编程至一非挥发性存储器的方法，所述方法包括识别沿一特定字线的三个相邻存储元件，该等三个相邻存储元件中的每个均耦接于一相邻对的位线之间，该等三个相邻存储元件中的每个均包含至少一对存储单元；将该等相邻对的位线的每对中的位线之一耦接于一编程电平电位，该等相邻对的位线中的每对位线环绕该等三个具有一将待编程的存储单元的相邻存储元件中的两个中的每个；将该等相邻对的位线中的每对中的位线的其它位线耦接于一低电位，该等相邻对的位线中的每对位线环绕该等三个具有一待编程的存储单元的相邻存储元件的两个中的每个；将一编程栅极电压耦接于该等三个具有一待读取的存储单元的相邻存储元件中的两个中的每个中待编程的该存储单元；将一过驱动电压耦接于在该等三个相邻存储单元中的其它存储单元；且其后同时对该等三个具有一待编程的存储单元的相邻存储元件中的两个中的两个存储单元之一编程数据。
21.如权利要求20所述的方法，其中该等三个相邻存储元件中的每个进一步包含至少一选择元件。
22.如权利要求21所述的方法，其中所述方法进一步包括在一不具有一待编程的存储单元的第四相邻存储元件中运行该选择元件以隔离该第四相邻存储元件使其免受编程。
23.如权利要求21或22所述的方法，其中该选择元件的所述运行是部分地基于该特定字线来加以控制。
24.如权利要求20-23中任一权利要求所述的方法，其中该低电位是接地的。
全文摘要
本发明揭示一种用于双单元存储元件的读取和编程(写入)的存储器系统(10)(例如，存储卡)。根据本发明的一个方面，在读取或编程期间可以以高产性使用用于该存储器系统(10)的所有位线以实现读取和/或编程操作的增加的(例如，最大)平行性。该存储器系统(10)通常为一提供二进制或多状态数据存储的非挥发性存储器产品或装置。
文档编号G11C16/04GK1639798SQ03804885
公开日2005年7月13日 申请日期2003年1月27日 优先权日2002年2月28日
发明者劳尔·A·塞尔尼亚 申请人:桑迪士克股份有限公司