专利名称：电源启动时读取非易失性存储器的熔丝元件的方法及电路的制作方法
技术领域：
本发明是有关于一种非易失性存储器集成电路，且特别是有关于一种电源启动时适当的数据下载。
背景技术：
有关电子可程序化及可抹除式非易失性存储器的技术是建立在电荷的储存结构上，像我们所知的电子式可抹除可程序只读存储器(EEPROM)和闪存(flash memory)的使用在现今已是一个多变的应用。闪存中所设计的存储器元件的阵列可以被独立地程序化及读取。闪存的感测放大器(Senseamplifiers)被使用来定义非易失性存储器中的数据值或储存值。就传统的感测结构而言，通过被感测存储器元件的电流通过电流感测放大器来与参考电流(reference current)做比较。
闪存是一种电子储存媒体，其存储器元件可以被重复写入且存储器元件的内容也可以在无电源时保持储存能力。此型式的闪存具有100k～300k写入周期的寿命。在动态随机存取存储器或静态随机存取存储器中，一个被抹除的字节信号就相对于单一或多个字元体的闪存被抹除和写入。闪存结合了可抹除可程序存储器(EPROM)密度的特征和电子式可抹除可程序只读存储器(EEPROM)的电子的抹除能力。
传统式闪存元件中浮动栅极晶体管的设计，其每个浮动栅极晶体管具有源极、漏极、浮动栅层及控制栅层。实施一个存取操作为一个偏压信号被应用在浮动栅晶体管的每个区域。实施一个写入操作一般是有一个浮动电子靠信道热载子(channel hot-carrier)进入源极和漏极之间，使其能快速朝向浮动栅极为了加快应用在控制栅极的正向偏压的反应。一般抹除操作的型态是使用漏极区域中浮动电子于高负电压下所产生的穿遂电流(Fowler-Nordheim)。读取操作一般感测步骤包括，源极和漏极之间的电流，以及，金属氧化物半导体场效应晶体管(MOSFET)电流加快应用于控制栅极上的偏压。如果存储器元件已经被程序化，其初始电压将很靠近或超过控制栅极的偏压，结果会让电流低到不存在。如果存储器元件是可抹除式，初始电压将会低于控制栅极的偏压，以致于电流大大提高。
在启动电源时，一般从电源供应所产生的电压会改变且可能会不稳定，所以当启动电源时系统上的配置数据被代表性地加载暂存器，用以设定此系统的配置。然而，启动电源时电压的改变会让读取时产生潜在的错误原因，但此时配置数据已经适当的被存入暂存器。
一种传统的查证结果，从非易失性存储器已经被适当读取的配置数据来供应存储器元件所需的高电压。此高电压值会大于供应电压值，特别是在1.65伏特区间的低电源装置，而电路所产生一个大于供应电压的电压，就像在启动电源时电荷帮很可能发生一个大规模和不稳定的电源差异。
另一个传统的结果是使用3伏特装置来探知能隙参考电平并建立预设读取电压。但先决条件是需要在电源重新启动时建立能隙参考电平。然而，当启动电源时电压会有许多干扰，将使配置数据错误地被加载。同样地在低电压产品很难应用此结论。例如，在1.8伏特产品上，重新启动电源时的下限可能设定为1伏特，目前很难设计出能隙参考电平在此电压水平上。
因此，需要提供一个电路和启动电源时能准确地读取配置数据的方法给非易失性存储器，且包括低电压的闪存。
发明内容
有鉴于此，本发明的目的就是在提供一种方法和电路被描述于确保易失性存储器的熔线元件的一个适当的电源启动读取操作，依照选择下载到熔线存储器一部分的预设数据，于电源启动时读取到的预设数据来比对此预设数据，因此决定一个适合电源启动读取的熔线元件。此熔线存储器可以被设计成存储器阵列中的一侧，用来分担读取电路及写入电路，或者是存储器阵列本身具有读取电路及写入电路，并与此熔线存储器分开设置，且此熔线存储器被分割成熔线元件的第一区域，用来引导预检测程序中被读取的第一预设数据比对第一预设数据、从主要熔线元件的第二区域中被读取的第二预设数据比对第二预设数据；及熔线元件的第三区域，用来引导后检测程序中被读取的第三预设数据比对第三预设数据。熔线存储器的熔线元件的第一区域被写入此第一设定的预设数据给预检测程序。熔线存储器的熔线元件的第二区域被写入此第二设定的预设数据包括配置数据。熔线存储器的熔线元件的第三区域被写入此第三设定的预设数据给后检测程序。
上述的一种于非易失性存储器的电源启动读取过程中确保适当电压通过一熔线存储器的熔线元件的方法，此熔线存储器具有预检测熔线元件存储区域、主要熔线元件存储区域和后检测熔线元件存储区域。此方法包括，从第一熔线元件存储区域读取数据以执行预检测操作，来判断第一熔线元件存储区域的读取数据是否符合第一预设数据、从主要熔线元件存储区域读取数据来判断主要熔线元件存储区域的读取数据是否符合第二预设数据；以及，从第三熔线元件存储区域读取数据以执行后检测操作，来判断第三熔线元件存储区域的读取数据是否符合第三预设数据。
为了实现本发明的上述目的，提供了一种非易失性存储器，包括存储器阵列；以及熔线存储器，耦接该存储器阵列，用以于该电源启动读取时验证操作电压，该熔线存储器包括第一熔线元件存储器区域，用以储存第一预设数据，并于该电源启动读取时读取该第一预设数据，以判断所读取的数据是否和该第一预设数据相吻合；主要熔线元件存储器区域，耦接该第一熔线元件存储器区域，用以储存第二预设数据，并于该电源启动读取时读取该第二预设数据，以判断所读取的数据是否和该第二预设数据相吻合；及第三熔线元件存储器区域，耦接该主要熔线元件存储器区域，用以储存第三预设数据，并于该电源启动读取时读取该第三预设数据，以判断所读取的数据是否和该第三预设数据相吻合。
此外，本发明可以被执行使用于一个存在的设计，利用分配一部分的熔线元件和暂存器来执行一个电源启动读取操作。另外，有利于本发明提供非易失性存储器的熔线元件的一个电源启动读取操作来给低电压运用。此外，本发明在存储器集成电路的范围上，必须设计一个测试电路来保护于电源启动读取中熔线元件正确地被执行，且不需改变制造过程也可以做到。
为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。
图1绘示依照本发明第一实施例的非易失性存储器在启动时读取熔线元件的简化结构图。
图2绘示依照本发明第二较佳实施例的非易失性存储器在启动时读取熔线元件的简化结构图。
图3绘示依照本发明用以重置第一及第二实施例非易失性存储器的暂存器的开机重置电路示意图。
图4绘示依照本发明实施例用作开机重置读取的时钟电路示意图。
图5绘示具有熔线元件结构的熔线存储器方块图。
图6绘示依照本发明实施例的电源启动时使用熔线存储器的熔线元件所进行读取流程图。
图7绘示依照本发明第一实施例的熔线元件的存储器结构方块图。
图8绘示依照本发明第二实施例的熔线元件的存储器结构方块图。
100、200非易失性存储器110存储器阵列120缓冲器地址122地址130列解码器140行解码器150、220读取电路152、230写入电路154Y传输门170、210熔线元件180暂存器190电源启动读取控制电路240配置电路300开机重置电路400时钟电路500熔线存储器510预检测存储器520配置数据内容530后检测存储器700、800熔线元件存储器结构
710、810配置数据内容区域具体实施方式
请参照图1，其绘示依照本发明第一实施例的非易失性存储器在电源启动时读取熔线元件的示意图。存储器阵列110包括矩阵式的多个存储元件，其排列有水平方向的列称为字符线及垂直方向的行称为位线。当执行一个读取操作时，缓冲器地址120会收到一个输入地址122，并通过列地址传至列解码器(row decorder)130及行地址传至行解码器(column decoder)140，此读取电路150因此能够读出数据是通过所得到的地址通过列解码器130及行解码器140去分析。此读取电路位于写入电路152及Y传输门(pass gate)154之间并与其相耦接。一些符合此存储器阵列110的存储器元件，像是电子式可抹除式及可程序化的NOR闪存元件、光罩只读存储器(masked ROM)或铁电存储器元件(ferroelectric memory cells)，其均为电子式可程序化存储器。
熔线元件已经被采用在闪存上，并使用闪存来储存像是电路修正(trimming)参数的配置数据。熔线元件中的配置数据一般用以开设(boot-up)一个存储系统。使用熔线元件作存储器的好处是不必增加额外的成本。熔线元件的另一种用途是作为元件冗余(device redundancy)之用，而这些冗余的元件像是列存储器元件(memory cell)或行存储器元件可用以取代存储器阵列110中有缺陷的存储器列或行。如果在测试中发现缺陷存储器列或缺陷存储器行，则缺陷存储器列或缺陷存储器行的下载地址会被储存于熔线元件中。其它熔线元件的应用包括储存特殊测试配置以及不同产品不同规格的致能位(enable bit)。
在电源启动时，配置数据从熔线元件被下载到动态随机存取存储器或静态随机存取存储器，静态或动态的随机存取存储器会在很快的速度下被读取，但必须在一个较低的操作电源下。像是动态随机存取存储器或静态随机存取存储器的易失性存储器在规格上也被视为暂存器。电源启动时瞬间地将配置数据下载到暂存器中，且在启动后配置数据是可以被直接评估的。
在测试非易失性存储器100时，配置数据被写入熔线存储器170的熔线元件上。有些配置数据的例子，包括电路的修正数据、不同规则的选择性数据、冗余数据、和其它用来测试的特殊参数。电源启动时，熔线存储器170中的数据将被读取和写入在设定的暂存器或锁存器(latch)180。操作电源启动读取控制电路190是建立在熔线存储器所提供的读取数据上。
请参照图2，其绘示依照本发明第二实施例的非易失性存储器在电源启动时读取熔线元件的简化结构图。在此实施例中，熔线存储器210不属于存储器阵列的部分，并与存储器阵列分开配置，不同于图1所示的熔线存储器170被用来分担读取电路150和写入电路152，熔线存储器210本身即具备有一组读取和写入电路，且熔线存储器210是耦接读取电路220和写入电路230。非易失性存储器200在熔线存储器210的熔线元件上提供了一个弹性设定的参考值。非易失性存储器200与第一实施例的非易失性存储器100相比较，其不需要大负载的存储阵列和读取操作的熔线存储器210的熔线元件。此外，暂存器更连接单一或多个配置电路240。不论是非易失性存储器100或非易失性存储器200均适合较低电压的闪存，如1.8伏特的闪存。
请参照图3，其绘示依照本发明第一及第二实施例的在重置电路中，重新设定非易失性存储器的暂存器示意图。开机(power-on)重置电路300包括增强型P型金属氧化物半导体(p-type metal oxide semiconductor，PMOS)场效应晶体管310的栅极311、漏极312和源极313。PMOS晶体管310的漏极312与串连电阻320相连接的后接地(GND)330。PMOS晶体管310的栅极311与接地端340相连接。PMOS晶体管310的源极313与电源端(Vdd)350连接。此电阻值是依照开机重置电路300的规格来选定。电容器360从电源供应器的直流电压(Vdd)连接到PMOS晶体管310的漏极312之间。三个串连的反相器(inverter)分别为第一反相器370、第二反相器371及第三反相器372，并与PMOS晶体管310的漏极312相耦接，用来接收信号。第一反相器370上触发点(triggering point)是依据开机重置电路300所检测的电压而设定。第二反相器371及第三反相器372用作输出POR信号380的驱动器的缓冲器。此输出POR信号380会重新设定在集成电路上的所有暂存器。当电压到达默认值时，此输出POR信号380非致能以便致能集成电路的一组操作，例如从熔线元件下载数据至暂存器。所以此开机重置电路300会有效地提供一个单一和稳定的电路。适合此开机重置电路300的应用是把电源供应在1.6伏特的操作上。
请参照图4，其绘示依照本发明实施例的用作电源启动重置读取的时钟电路示意图。第一组设定的反相器410、411、412及413的操作如环振荡器(ring oscillator)，用以产生CLK信号420。第二组设定的反相器430、431、432及433位置是连接第一组设定的反相器410、411、412及413之前，且其操作如缓冲器，用以产生CLK信号420。多个N型金属氧化物半导体(n-typemetal oxide semiconductor，NMOS)场效应晶体管440、441、442、443及444结合在一起可以当作电容器，其电容值是由反相器的尺寸和振荡器的频率来决定。附加的PMOS晶体管450、451和NMOS晶体管452、453是用作CLK信号420的致能控制电路。如图3所示，当POR信号380维持在低电平时，振荡器可自动致能。时钟电路400被设计来操作即使电源提供较低的电压，甚至只有1伏特。当用作电源启动读取的时钟电路400开始操作时，此CLK信号420会被启动(activated)。当时钟电路400完成电源启动读取之后，此CLK信号420即非致能。
请参照图5，其绘示具有第一实施例的熔线存储器170或第二实施例的熔线存储器210所使用的熔线元件结构的熔线存储器500方块图。熔线存储器500的熔线元件为3个部分所组成，分别为预检测(pre-check)存储器510、配置数据内容520及后检测(post-check)存储器530。预检测存储器510和后检测存储器530被设置在熔线存储器500中最差读取路径，其目的是在读取熔线元件中提供最差情况条件，此最差情况条件一般是位于熔线存储器500的顶部及底部地址。当预检测存储器510成功地执行读取操作且后检测存储器530成功地执行读取操作时，将提供此读取操作的最差情况条件。因此，如果此预检测存储器510和后检测存储器530均正确地被读取时，熔线存储器500中其它位置的熔线元件也应该被正确读取。
请参照图6，其绘示依照本发明实施例的电源启动时使用熔线存储器500的熔线元件所进行读取流程600的示意图。在一实施例中，在执行电源启动读取步骤610之前，第一预设数据被下载到存储器510以执行预检测操作，第二预设数据被下载到配置数据内容520，第三预设数据被下载到存储器530以执行后检测操作。在步骤610，开机重置电路300产生POR信号380来重置非易失性存储器100或200的暂存器。于电源启动重置操作完成之后，在步骤620中，流程600致能电源启动读取操作。当电源启动读取操作被执行时，在步骤630中，此流程是致能电源启动读取操作的时钟。在步骤640中，此流程600进行预检测程序以判断所得到的读取数据是否与第一预设数据相吻合。如果不吻合，此流程600重新回到步骤640。如果第一预设数据与此读取数据相吻合，则进行下个步骤。在步骤650中，此流程600下载熔线元件的内容到暂存器和读取主要熔线元件来判断结果是否与第二预设数据相吻合。如果不吻合，此流程600重新回到步骤640。如果从主要熔线元件所得到的读取数据与第二预设数据相吻合，此过程600则进行下个步骤。在步骤660中，此流程600进行后检测程序以判断所得到的读取数据是否与第三预设数据相吻合。如果不吻合，重新回到预检测程序步骤640。在吻合情况下，如果所产生的读取地址系来自于熔线存储器500的最后一条数据线，则于步骤670中，此流程600完成电源启动读取操作，非致能电源启动读取操作，且非致能电源启动读取操作的时钟，以便省电。
请参照图7，其绘示依照本发明第一实施例的熔线元件的存储器结构方块图。熔线元件存储器结构700被写入的多个数据包括非易失性存储器100或200的测试中待检测预设数据以及配置数据。两相邻的字符(words)是用于预检测程序或后检测程序。第一预设数据的部分为AAAA16及第二预设数据的部分为555516，此两笔被预设的字符使用于预检测程序上。AAAA16和555516是十六进制法特有的表示方式，也有相对于二进制表示法特有的表示方式的二进制值。AAAA16的二进制值是一串连环的“10”，其值为“1010101010101010”。555516的二进制值是一串连环的“01”，其值为“0101010101010101”。在某种程度上，由于这两种形式的数据提供了较广的误差范围，AAAA16和555516的数据形式已经被使用于系统测试中检查存储器的样本熟习此技艺者应明白，本发明也可以使用其它能够确保适当电源启动读取的数据形式，亦不违反此发明的精神。
在预检测程序时，第一地址线为地址0，在熔线元件存储结构700上被写入的数据为AAAA16(1010101010101010)。第二地址线为地址1，在熔线元件存储结构700上被写入的数据为555516(0101010101010101)。当第一笔从地址0和地址1所读取的两数据与第一预设数据相吻合时，则电源供应准备执行一个熔线元件读取。在正确的读取中，第一笔数据从地址0读取出等于AAAA16(1010101010101010)和第二笔数据从地址1读取出等于555516(0101010101010101)。然而，如果第一笔数据读到的和AAAA16是不一样的，则第二笔数据读到的结果将不会是555516。因为第一笔读取数据和第二笔取数据的延迟只有一周期的计时循环次数。所以将会有不足的时间来反相，让每一位从1010101010101010到0101010101010101。
在后检测程序上，最后两地址的数据形式在熔线存储器结构700为AAAA16和555516。在熔线存储器结构700上的n-1地址被写入的数据为AAAA16(1010101010101010)。在熔线存储器结构700上的n地址被写入的数据为555516(0101010101010101)。当从n-1地址和n地址读取出最后一笔的两数据与第三预设数据相吻合时，则电源供应准备执行一个熔线元件读取。在正确读取时，从地址n-1读取出的第n-1笔数据为AAAA16(1010101010101010)及从地址n读取出的第n笔数据为555516(0101010101010101)。然而，如果第n-1笔数据读取的结果不是AAAA16，可能第n笔数据读取的结果将不是正确读取时的555516。因为第n-1笔读取数据和第n笔读取数据的延迟只有一周期的计时循环次数，所以将会有不足的时间来反相，让每一位从1010101010101010到0101010101010101。
在第1地址和最后地址，其最差情况的条件是读到0或1。第1地址和最后地址的正确读取是在保护其它地址被读取的数据是正确的。在配置数据内容区域710中，DQ0在每列的验证位DQ15-0来指示字符数据是否为奇数或偶数。电源启动读取检测的浮动过程，其读取结果与已预设的相吻合。此检测程序执行于每一读取字符，将更适合作用于吵杂的电源启动情形。此外，多余的数据也可以被输入到配置数据内容区域的不同位置。
请参照图8，其绘示依照本发明第二实施例的熔线元件的存储器结构示意图。高字节和低字节的每一字位在配置数据内容区域810是相同的。高字节DQ15-8是7字节(7-bit wide)且低字节DQ7-0也是7字节(7-bit wide)。熔线元件存储器结构800在此实施例提供更多的冗余数据区域。熔线存储器的虚拟元件(dummy cell)区域及周边电路一般比熔线元件占用较大区域。
如上所述，本发明虽以两较佳实施例为例作说明，然本发明亦可以在不脱离本发明技术范围及精神之下进行各种的润饰、调整及改变。例如，虽然本发明于上述两实施例显示如图1及图2的熔线元件配置位置，然本发明的熔线元件也可以被放置在其它位置或结合其它电路。另外，虽然在第一实施例中于产生POR信号之前来选择第1、第2和第3预设数据，然本领域技术人员可以明显了解预设数据也可以使用其它方法或以不同顺序的流程来定义。
综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求范围所界定者为准。
权利要求
1.一种于非易失性存储器的电源启动读取过程中确保适当电压通过熔线存储器的熔线元件的方法，该熔线存储器具有预检测熔线元件存储区域、主要熔线元件存储区域、以及后检测熔线元件存储区域，该方法包括从第一熔线元件存储区域读取数据以执行预检测操作，来判断该第一熔线元件存储区域的该读取数据是否符合第一预设数据；从该主要熔线元件存储区域读取数据来判断该主要熔线元件存储区域的该读取数据是否符合第二预设数据；以及从第三熔线元件存储区域读取数据以执行后检测操作，来判断该第三熔线元件存储区域的该读取数据是否符合第三预设数据。
2.根据权利要求1所述的方法，于执行该预检测操作之前，还包括将该第一预设数据加载到该第一熔线元件存储区域的第一地址及第二地址。
3.根据权利要求2所述的方法，于执行该预检测操作之前，还包括将该第二预设数据加载到该主要熔线元件存储区域。
4.根据权利要求3所述的方法，于执行该预检测操作之前，还包括将该第三预设数据加载到该第三熔线元件存储区域的下一个地址及最后地址。
5.根据权利要求1所述的方法，于执行该预检测操作之前，是以产生重新启动信号。
6.根据权利要求5所述的方法，于产生该重新启动信号之后，还包括致能电源启动读取操作。
7.根据权利要求6所述的方法，于该电源启动读取操作，还包括开始该电源启动读取操作的时钟。
8.根据权利要求7所述的方法，于执行该后检测操作，还包括非致能该电源启动读取操作的该时钟。
9.根据权利要求2所述的方法，于该第一预设数据包括，从该熔线存储器的任何熔线元件读取中，选择最差情况条件数据。
10.根据权利要求2所述的方法，于该第一预设数据包括第一字符AAAA在十六进制法为第一熔线元件存储区域的第一地址；以及第二字符5555在十六进制法为第一熔线元件存储区域的第二地址。
11.根据权利要求3所述的方法，于该第二预设数据包括，选择数据设定值使用来检测该主要熔线元件存储区域。
12.根据权利要求4所述的方法，于该第三预设数据包括，从该熔线存储器的任何熔线元件读取中，选择最差情况条件数据。
13.根据权利要求12所述的方法，于该第三预设数据包括第一字符AAAA16在十六进制法为第三熔线元件存储区域的该下一地址；以及第二字符555516在十六进制法为第三熔线元件存储区域的最后地址。
14.根据权利要求11所述的保护电压的方法，于该非易失性存储器包括，低电压的闪存。
15.一种非易失性存储器，包括存储器阵列；以及熔线存储器，耦接该存储器阵列，用以于该电源启动读取时验证操作电压，该熔线存储器包括第一熔线元件存储器区域，用以储存第一预设数据，并于该电源启动读取时读取该第一预设数据，以判断所读取的数据是否和该第一预设数据相吻合；主要熔线元件存储器区域，耦接该第一熔线元件存储器区域，用以储存第二预设数据，并于该电源启动读取时读取该第二预设数据，以判断所读取的数据是否和该第二预设数据相吻合；及第三熔线元件存储器区域，耦接该主要熔线元件存储器区域，用以储存第三预设数据，并于该电源启动读取时读取该第三预设数据，以判断所读取的数据是否和该第三预设数据相吻合。
16.根据权利要求15所述的非易失性存储器，其中该熔线存储器耦接于该存储器阵列，且该熔线存储器是连接于该存储器阵列的一侧。
17.根据权利要求15所述的非易失性存储器，其中该熔线存储器耦接于该存储器阵列，但并非连接于该存储器阵列的一侧。
18.根据权利要求15所述的非易失性存储器，还包括重置电路耦接于该熔线存储器，是以重新设定暂存器，且该暂存器耦接于该重置电路。
19.根据权利要求18所述的非易失性存储器，还包括计时电路耦接于该熔线存储器给该电源启动读取操作。
20.根据权利要求15所述的非易失性存储器，其中该存储器阵列包括低电压的闪存。
全文摘要
一种方法和电路被描述于确保易失性存储器的熔线元件的一个适当的电源启动读取操作，依照选择下载到熔线存储器一部分的预设数据，于电源启动时读取到的预设数据来比对此预设数据，因此决定一个适合电源启动读取的熔线元件。此熔线存储器被分割成熔线元件的第一区域，用来引导预检测程序中被读取的第一预设数据比对第一预设数据、从主要熔线元件的第二区域中被读取的第二预设数据比对第二预设数据；及熔线元件的第三区域，用来引导后检测程序中被读取的第三预设数据比对第三预设数据。
文档编号G11C17/16GK1941206SQ20051013819
公开日2007年4月4日 申请日期2005年12月30日 优先权日2005年9月26日
发明者郑坚斌, 王竞, 杨念钊 申请人:旺宏电子股份有限公司