专利名称：擦除非易失性存储器件的方法
技术领域：
本发明涉及一种非易失性存储器件的操作，并且更具体地，涉及一种 擦除非易失性存储器件的方法，其能同时对偶数位线和奇数位线执行擦除 校验操作。
背景技术：
类型为非易失性存储器件的闪速存储器件，通常包括多个串，每个串 中多个存储单元相串联。闪速存储器件已经被广泛地用于各种半导体设备 中，比如可移动电子i殳备，包括笔记本电脑、个人数字助理(PDA)和移 动电话、计算机bios、打印机以及通用串行总线(USB)存储器。
典型闪速存储器件的存储单元阵列具有其中存储单元在位线BL和单 元源线CSL之间串联连接的结构。在NAND闪速存储器件中，两个包括 漏极选择线DSL和源极选择线SSL的晶体管连接起来以将存储单元电连 接至位线BL和单元源线CSL。
在以上NAND闪速存储器件的存储单元中，数据编程操作和擦除操 作借助于根据施加至控制栅或衬底(或块，PWELL)的电压通过浮动栅 之间的隧道氧化物层所产生的Fowler-Nordheim (F-N)随道效应来执行。
非易失性存储器件包括数个分别由多个存储单元构成的存储区块，并 且按每个存储区块偏压的方式执行擦除^Mt。在存储区块被擦除之后，存 储区块受到硬擦除校验操作以及之后是软编程和校验操作，以使得存储单 元具有几乎0伏(低于0伏)的阈值电压。
更详细地，在通过将高电压施加至存储区块的衬底来执行擦除操作之后，选择偶数位线并对存储区块执行擦除校验操作，并且选择奇数位线并 对存储区块执行擦除校验操作。对偶数位线和奇数位线执行的擦除校验操 作的不同之处仅在于位线的选择，但是以相同的方式执行。
擦除校验操作除了存储单元的阈值电压确定为0伏或更小之外类似
于编程校验操作。擦除校验操作通过顺序地预充电位线、执行评测、根据 位线电压锁存数据以及对位线电压放电来执行。基于锁存数据来确定擦除 校验通过或失败。
如果擦除校验操作以此方式执行，则必须对偶数和奇数位线分开地执 行校验。因此，考虑到总体擦除操作，实际擦除时间很短，但是校验时间 相对较长。这在包括多级单元的非易失性存储器件中变为更加明显的问
题。也就是，擦除校验操作不仅需^L行软编程和软编程校验操作的过程， 而且还需要硬擦除校验。因此，如果软编程操作没有很好地执行，则执行 软编程校验操作所需的时间就会延长。
发明内容
本发明针对一种非易失性存储器件的擦除方法，其能在对非易失性存
根据按照本发明一个方面的擦除非易失性存储器件的方法，对选择的 存储区块执行擦除操作。预充电存储区块的位线，并且才艮据存储单元的擦 除状态校验位线的电压电平的变化。才艮据位线中的第一位线的电压电平来 对第一位线执行数据读取操作。根据位线中的第二位线的电压电平来对第 二位线执行数据读取操作。对第二位线执行的数据读取操作是在对第一位
线执行数据读取操作之后进行的。然后才艮据数据读取^Mt的结果确定擦除
校验操作的结果。
在擦除校验结果通过时，还执行软编程和校验操作。 用于擦除操作的预充电位线的电压电平高于用于编程校验或数据读
取操作的预充电位线的电压电平。
如果擦除校验操作没有通过，通过增大擦除电压对存储区块执行擦除
操作，并且再次执行擦除校a^Mt。根据按照本发明 一个方面的擦除非易失性存储器件的方法，对存储区 块执行擦除操作。预充电第一位线和第二位线。根据存储单元的擦除状态 改变第一和第二位线的电压。棉^据第一位线的电压电平来锁存lt据。才艮据
第二位线的电压电平来锁存数据。基于锁存结果确定擦除^Mt的校验。 第二位线的数据锁存是在第一位线的数据锁存之后进行的。 如果擦除操作没有通过，通过将擦除电压增大阶跃电压来擦除存储区块。
如果擦除操作通过，执行软编考呈和;^l^^作。 执行根据软编程操作的软擦除校验操作。
软擦除校验操作包括预充电第一位线和第二位线，根据存储单元的 擦除状态改变第一和第二位线的电压，根据第一位线的电压电平来锁存数 据，根据第二位线的电压电平来锁存数据，和基于锁存结果确定软擦除操 作是否通过。
软擦除校验^作的电压高于擦除校ar操作的电压，并且软擦除^^验操 作的电压低于0伏。
图1A是用于描述本发明实施例的闪速存储器件的框图； 图1B是示出页面緩沖电路的一部分的电路图； 图2是示出根据本发明实施例的非易失性存储器件的擦除方法的操 作的流程图；和
图3是示出根据本发明实施例的擦除校验方法的操作的流程图。
具体实施例方式
根据本发明的具体实施例将参照附图来描述。然而，本发明并不限于 所公开的实施例，而是能以各种方式实施。实施例是提供来使本发明的公 开完整以及允许本领域普通技术人员能明白本发明的范围。本发明由权利 要求书的范畴限定。
图1A是用于描述本发明实施例的闪速存储器件的框图。参照图1，闪速存储器件100，即非易失性存储器件，包括存储单元 阵列IIO、页面緩冲单元120、 Y解码器130、 X解码器140、电压供应单 元150以;5L控制器160。
存储单元阵列110包括多个存储区块，每个存储区块中有多个存储单 元通过位线和字线相连接。页面緩冲单元120包括页面緩冲电路。每个页 面緩冲电路连接至一对位线，并临时存储要编程的数据并将存储的数据提 供至位线，或读M储在位线中的数据。
Y解码器130根据输入地址接收控制器160的控制信号并提供页面緩 冲电路的数据输V输出5M^。 X解码器140根据输入地址选择存储单元 阵列110的字线。
电压供应单元150在控制器160的控制之下产生IMt电压，比如编程 电压、通过电压以及擦除电压。控制器160控制闪速存储器件100的整个操作。
页面緩冲电路在下面更详细地描述。
图1B是示出页面緩冲电路的一部分的电路图。
参照图1B,页面緩冲电路121包括位线选择单元122、预充电单元 123、锁存单元124和校验单元125。
位线选择单元122将预充电电压输入至偶数位线BLe和奇数位线 BLo或从其中放电并响应于控制信号将选择的位线连接至感测节点SO。
预充电单元123对感测节点SO预充电。锁存单元124锁存要编程的 数据、将锁存的数据传送至感测节点SO或感测感测节点SO的电压电平， 并存储感测结果。校验单元125根据锁存单元124的数据状态输出编程或 擦除校验信号。
位线选择单元122包括第一至第四NMOS晶体管Nl至N4。预充电 单元123包括第一PMOS晶体管Pl。锁存单元124包括第五至第八NMOS 晶体管N5至N8以及第一和第二反相器IN1、 IN2。校验单元125包括第 二 PMOS晶体管P2。
第一和第二 NMOS晶体管Nl、 N2在第一节点K和第二节点K2之 间串联连接。虚拟电源VIRPWR输入至第三节点K3，即第一和第二NMOS晶体管Nl、 N2的连接点。虚拟电源VIRPWR可被施加用于预充 电位线的供电电压Vcc或者可被施加用于使位线放电的0伏电压。
偶数位线放电控制信号DISCHE和奇数位线放电控制信号DISCHO 分别施加至第一和第二 NMOS晶体管Nl、 N2的栅极。
第三NMOS晶体管N3连接在第一节点Kl和感测节点SO之间。偶 数位线选择控制信号BSLE施加至第三NMOS晶体管N3的栅极。
第四NMOS晶体管N4连接在第二节点K2和感测节点SO之间。奇 数位线选择控制信号BSLO施加至第四NMOS晶体管N4的栅极。
预充电单元123的第一PMOS晶体管Pl连接在供电电压输入端子和 感测节点SO之间。预充电控制信号PRECHN输入至第一 PMOS晶体管 Pl的栅极。
锁存单元124的第五NMOS晶体管N5连接在感测节点SO和节点 QN之间。数据传输控制信号TRAN输入至第五NMOS晶体管N5的栅 极。
第一和第二反相器IN1、 IN2连接至节点Q和节点QN之间的锁存器 L。第六NMOS晶体管N6连接在节点Q和第四节点K4之间。设定信号 QSET施加至第六NMOS晶体管N6的栅极。第七NMOS晶体管N7连 接在节点QN和第四节点K4之间。复位信号QRST输入至第七NMOS 晶体管N7的栅极。
第八NMOS晶体管N8连接在第四节点K4和接地节点之间。第八 NMOS晶体管N8的槺极连接至感测节点SO。
校验单元125的第二 PMOS晶体管P2的栅极连接至节点QN。第二 PMOS晶体管P2输出作为校验信号VER_N的供电电压或者才艮据节点QN 的电压电平消除供电电压。
根据本发明的实施例，在存储区块的擦除操作中，对耦接至页面緩冲 电路121的偶数位线BLe和奇数位线BLo同时执行擦除校验操作。
图2是示出根据本发明实施例的非易失性存储器件的擦除方法的操 作的流程图。
参照图2,当在步骤S201至S205输入用于执行擦除指令和擦除操作的地址信息和执行指令时，在步骤S207基于输入的地址信息对存储区块 执行擦除操作。
在擦除操作中，以与非易失性存储器件上的擦除方法相同的方式，施 加高电压至衬底以使得存储单元的阈值电压为0伏或更小。当存储单元是 能存储1位或多位数据的多级单元时，存储单元被编程为具有属于最高阈 值电压分布的阈值电压，并且施加高电压至衬底以擦除存储单元。
在步骤S207执行擦除操作之后，在步骤209中对存储单元执行硬擦 除校验操作。执行硬擦除校验操作来确定存储单元是否已经被擦除(即处 于OV或更^f氐的电压电平)。
根据本发明的实施例，对偶数位线和奇数位线同时执行硬擦除校验操 作。这将参照图3更详细地描述。
接着在步骤S211确定硬擦除校验操作是否通过。如果作为在步骤 S211中确定的结果，硬擦除校验IMt通过，则在步骤S215中执行软编程
接近OV。接着在步骤S217确定软编程校验操作是否通过。如果作为在步 骤S217中确定的结果，软编程校验操作通过，则完成擦除操作。
然而，如果作为在步骤S211中确定的结果，硬擦除校验操作失败， 则在步骤S213将擦除电压增大阶跃电压并且使处理返回至步骤S207，在 该步骤再次对存储区块执行擦除操作。根据增量阶跃脉冲擦除(ISPE )方 法从擦除开始电压将擦除电压增大预定的阶跃电压的同时施加该擦除电 压。
甚至在步骤S215中在软编程上执行软校验时，同时校验偶数位线和 奇数位线。
在步骤S209中的在擦除操作中执行的硬校验、在步骤S215中执行的 软编程校验等根据下面的方法在偶数位线和奇数位线上同时执行。 图3是示出根据本发明实施例的擦除校验方法的操作的流程图。 现在参照图1B来详细描ii^执行图3的操作时页面緩冲电路121操 作的过程。
参照图3，假设首先执行硬擦除校验操作。在步骤301中将偶数位线BLe和奇数位线BLo同时预充电。为了同时预充电偶数位线BLe和奇数 位线BLo，偶数位线放电控制信号DISCHE和奇数位线放电控制信号 DISCHO被充电至高电平，从而导通页面緩冲电路121的第一和第二 NMOS晶体管Nl、 N2。虚拟电压VIRPWR具有用于预充电位线的电压 电平。
因而，偶数位线BLe和奇数位线BLo同时被预充电。虚拟电压 VIRPWR的电压电平可优选地高于用于数据读取或编程校验所施加的电 压电平。这是因为，当同时对偶数位线BLe和奇数位线BLo执行位线电 压校验时，由于干扰可能会有偏压降低。
在偶数位线BLe和奇数位线BLo被预充电时，第一和第二 NMOS晶 体管N1、 N2截止。
在步骤S301中的偶勿奇数位线的预充电步骤之后，在步骤S303中 如上所述对偶lt/奇数位线同时执行校验操作。
在硬擦除校验操作中，存储单元的字线施加有O伏的电压。然而，在 软编程校验操作的情况下，设置适合于软编程校验操作的软编程校验电压 并将该电压施加至字线。
如果存储单元已经正常地被编程至0伏或更小，施加至偶数位线和奇 数位线的电压就被放电。偶数位线BLe和奇数位线BLo变为接近0伏的 低电平电压状态。如果任何位线具有还没有被擦除(即处于0伏或更低的 电压电平)的存储单元，维持预充电电压电平。
在位线校验之后，利用位线电压由页面緩冲电路121读取数据。当在 步骤S305中读取偶数位线的数据之后，在步骤S307中读取奇数位线的数 据。
下面将详细描述步骤S305和S307。在页面緩冲电路121的锁存器L 中，节点QN根据复位操作被设置为高电平。在读取数据之前，预充电控 制信号PRECHN作为低电平被施加以导通第一 PMOS晶体管Pl。
在第一PMOS晶体管Pl导通之后，预充电感测节点SO。当以高电 平施加偶数位线选择控制信号BSLE时，第三NMOS晶体管N3导通。 当第三NMOS晶体管N3导通时，偶数位线BLe与感测节点SO连接。如果连接至偶数位线BLe的存储单元已经被擦除，则在步骤S303中 偶数位线BLe就已经枕坎电至低电平。因此，感测节点SO也变化至低电 平。
因而，第八NMOS晶体管N8截止。施加高电平的复位信号QRST， 从而导通第七NMOS晶体管N7。节点QN最初梯^据复位操作设置至高电 平。然而，如果第八NMOS晶体管N8截止，则即使第七NMOS晶体管 N7导通，节点QN维持高电平而不会变化。
当节点QN处于高电平时，第二PMOS晶体管P2仍然截止。因而， 不会输出校验信号VER一N。在执行擦除校验操作时，如果输出了一个校 验信号VER一N，则确定擦除^Mt已经失败。
在读取了偶数位线BLe的数据之后，在步骤S307中读取奇数位线的 数据。在读取偶数位线BLe的数据时导通的第三NMOS晶体管N3被截 止，然后预充电感测节点SO。
以高电平施加奇数位线选择控制信号BSLO以导通第四NMOS晶体 管N4。奇数位线BLo和具有在步骤S303中已经校验的电压电平的感测 节点SO连接起来。
如果连接至奇数位线BLo的一个存储单元还没有被完全编程，奇数 位线BLo甚至在执行步骤S303的校验之后也维持预充电电压。
因此，尽管感测节点SO和奇数位线BLo连接，但是维持了预充电的 高电平状态。在感测节点SO处于高电平时，第八NMOS晶体管N8导通。 节点QN根据偶数位线BLe的翁:据读取结果而维持高电平。
以高电平施加复位信号QRST时，第七NMOS晶体管N7导通。在 第七NMOS晶体管N7导通时，连接至第八NMOS晶体管N8的接地节 点和节点QN连接起来，以使得节点QN移至低电平。
在节点QN处于低电平时，第二 PMOS晶体管P2导通并且校验信号 VEI^N以高电平输出。因此，控制器160确定有存储单元还没有被完全 擦除。如果有存储单元还没有被完全擦除，在步骤S309中擦除校验操作 不会通过并且然后再次在步骤S311中执行擦除操作。利用增大阶跃电压 的擦除电压来再次执行擦除操作。这个操作具有与偶数位线BLe没有通过而奇数位线BLo通过时相同 的结果。当偶数位线BLe和奇数位线BLo同时通过时，第二 PMOS晶体 管P2保持截止。
因此，尽管执行校验以使得偶数位线BLe和奇数位线BLo同时被预 充电和校验，并且偶数位线BLe和奇数位线BLo的数据被顺序地读取， 但是能获得准确的校验结果。进一步，通过同时预充电和校验偶数位线 BLe和奇数位线BLo，与现有方法相比能缩短核^验时间。
如果在步骤S309中校验通过，由偶数位线和奇数位线预充电的电压 就枕故电。在放电操作中，偶数位线BLe和奇数位线BLo通过以下方式 变为0伏通过施加0伏的虚拟电压VIRPWR、高电平的偶数位线放电 控制信号DISCHE和高电平的奇数位线放电控制信号DISCHO来导通第 一和第二NMOS晶体管Nl、 N2。
校验操作的示例进行了描述。要注意到，这个操作也适用于以相同的方式 在软编程上进行的软擦除校验操作。
如上所述，按照根据本发明的擦除非易失性存储器件的方法，在执行 擦除校验操作时，同时选择偶数位线和奇数位线并进行擦除校验操作。因 此，能减少校验时间并缩短总体擦除时间。
已经提出了这里所公开的实施例以允许本领域技术人员易于实施本 发明，并且本领域技术人员可通过这些实施例的组合来实施本发明。因此， 本发明的范围不限于上述实施例，并且应当解释为仅由所附权利要求及其 等同概念所限定。
权利要求
1.一种擦除非易失性存储器件的方法，该方法包括对选择的存储区块执行擦除操作；预充电所述存储区块的位线；根据所述存储区块的存储单元的擦除状态来校验所述位线的电压电平的变化；根据所述位线中的第一位线的电压电平来对所述第一位线执行数据读取操作；根据所述位线中的第二位线的电压电平来对所述第二位线执行数据读取操作，其中对所述第二位线执行的所述数据读取操作是在对所述第一位线执行所述数据读取操作之后进行的；和根据所述第一和第二位线的数据读取操作的结果确定擦除校验结果。
2. 才H^;(5U'溪求1的方法，还包括，^j^斤雄除耕结絲过时，^ff软编禾沐校验棘
3. 才N^U0^求l的方法，其中预充电所述位线的电压电平高于用于编程 ^il^^ltll^W怍的电压电平。
4. #^1权矛溪求1的方法，其中，在所ii^^麟彩殳有通过的情况下，通过增大 电压^所述，区块^#除#^，并且^ft^^验^ft。
5. —种擦除非易失'I4^^ff的方法，该方法包括 对絲区块^^辦； 预充电第一位线和第^^i线；才IL^ H^单元的^l^状态^所^""^笫1线的电压； 才娥所^一M的电压电平来锁^ ^t据； 才娥所^^^的电压电平来锁^t据；和基于所錄一雄和所絲^^的锁存结果确"斤雄除鰣是否通ito
6. 才iL^M'J^求5的方法，其中所絲>=^的数*1^贞存是在所^一位 线的数4^T贞存^进^^。
7. 才Nt^'读求5的方法，其中，在所ii^^Mt没有通过的情况下，通 过^^除电压增大阶跃电压来蹄所述絲区块。
8. #^拟怯求5的方法，其中，在所i^^雜通过的情况下，#^软 编禾沐校验辦。
9. 才m^M'溪求8的方法，其中才緣所^y^呈辦来^t^^R验操作。
10. 才^^M'溪求9的方法，其中所i^^^验耕包括 预充电所i^一M和所^^^; ##所述^#单元的^^状态^^所^^ 第《^线的电压； #^所^一^的电压电平;^锁^ N^据； ##所^^^的电压电平来锁> ^^据；和 基于所述锁存的结果确定 除#^是否通达
11. #^;^'溪求10的方法，其中所i^^l^^验耕的电压高于所錄1 _验#^的电压，其中所^^^a^ft的电压低于o伏。
12. —种擦除非易失'j!i^器件的方法，该方法包括 对选糾絲区块^^靴预充电所述存賭区块的第"Hi^和第^n^，其中所錄-H^和所述第二 位线同0 _预充电；位线的电压电平的变化，其中所"一位线和所"二位线"电压电平的变化 同晰皮微才娥所^一位线的电压电平^^所^一^^Wt数ll^^;#^所^>^线的电压电平*^所^^=^^^数#^*怍；和 对所^一>^和所^1线^^^^验#^,其中所i^m^验^t是对所絲一位线和所i^^i^同时^f亍的；和才^l所^一和第4线的数，WMt的结果确^^斤述擦^^验操怍的结果。
13. 才Mt权矛Jr^求12的方法，还^，在所ii^l^l^耕的结絲过的 情况下，胁絲禾l^fe验耕。
14. 才N^5^'漆求13的方法，其中才娥所i^^程^t来Wt软^^验 耕。
15. 才^&权矛J^求14的方法，其中所述，^^验^ft包拾 预充电所^一^^和所^^r^; #^所述《##单元的^1^状态 _所^"-^第^^的电压； 才Mt所^一位线的电压电平Wt所^一M的数^^; 才NH所^^线的电压电平^Wt所i^^^线的数4i^;和才Nt所^一和第^i线的数^W怍的结果确定Wl^操怍的结果。
16. 才N^U'溪求12的方法，其中预充电所錄4第^^^的电压电平高于用于所^考^^^|^^*怍的电压电平。
17. 推据;M，漆求12的方法，其中，在所錄l^^緣怍的结果狄的情 况下，通过增大擦除电压iM"所ii^区块^t所述擦除^ft，并且再M所 錄""^第J^i^同时齡所^l^验辦。
18. ^^;^'虔求12的方法，其中对所錢^^Wf^所述数I^W 作是对所錄一雔敝所述数#^*^"进魏
19. 才N^M'JJI"求12的方法，其中所錄"H^]"应于^lt链而所錢 ^^f应于奇数^，所述^b^和奇数^与相同的^^目关氣
20. 才M^U，澳求12的方法，其中如^^斤絲""^第^i^中的至少一个 没有被 ，则所^ ^^"#^的结果3^
21. 才N^权矛J^求12的方法，其中对所^一M^W亍所述数^^t包括:#^所^一位线的电压电平 来锁械据；和来锁械据。
全文摘要
本发明涉及一种擦除非易失性存储器件的方法。根据本发明的一个方面，对选择的存储区块执行擦除操作。预充电存储区块的位线，并且根据存储单元的擦除状态校验位线的电压电平的变化。根据第一位线的电压电平来对第一位线执行数据读取操作。根据第二位线的电压电平来对第二位线执行数据读取操作。对第二位线执行的数据读取操作是在对第一位线执行数据读取操作之后进行的。然后根据数据读取操作的结果确定擦除校验结果。
文档编号G11C16/14GK101587751SQ20081014407
公开日2009年11月25日 申请日期2008年7月31日 优先权日2008年5月20日
发明者朴荣洙 申请人:海力士半导体有限公司