专利名称：半导体存储装置的制作方法
技术领域：
本发明涉及一种具有纠错功能的半导体存储装置。
技术背景近年来，在半导体存储装置的领域中，电路朝着微细化方向不断发展， 伴随这一发展，软错误等错误的发生率不断提高。作为解决此问题的对策， 开发出一种具有纠错功能的半导体存储装置。在下述专利文献l中，公开了一种具有纠错功能的半导体存储装置的示例。在专利文献l中记述了为了检验半导体存储装置，而有必要能够 分别独立地实施存储单元的检查、和纠错用电路的检查。[专利文献1]日本专利公开昭62-1198号公报(第二页)(发明所要解决的课题)专利文献1所公开的半导体存储装置中的用来纠错的编码电路及译码 电路的检查顺序如下所示。从外部向存储单元阵列写入包含比特误差(bit error)的数据，并且将能够校正该数据的校验位写入存储单元阵列。然后， 使译码电路有效，从存储单元阵列读出数据,以检查是否已进行了纠错。还有，当进行编码电路的检查时，将编码电路所生成的数据写入存储 单元阵列。然后，直接向外部读出该所写入的数据，来检查编码电路是否 正进行所期望的动作。这样一来，当检查纠错用电路时，有必要向存储单元写入数据，然后 读出所写入的数据。即使在存储单元阵列中存在不良存储单元时，当将该 半导体存储装置判断为不良品时、或通过使用冗余修补方案(redundancy r印air scheme)将有缺陷的存储单元与无缺陷的存储单元进行置换来使之成 为在整个存储单元不存在物理缺陷的状态时，则也能够利用上述所示的存 储单元进行检查。然而，有时也使用了物理不良的存储单元，并在包含该存储单元的数 据的情况下进行纠错。此时， 一旦存在不良存储单元时，则因为从外部输 入的数据、和从写有该数据的存储单元读出的数据有可能不同，所以即使 编码电路及译码电路正常动作，也仍得出所述这些电路是不良电路的检查 结果。也就是，当通过纠错而输出正常数据时，虽然半导体存储装置应该 被判断为良品，但是却被判断成为不良品，从而出现了无法正确进行检查 的问题。发明内容本发明的目的在于在具有纠错功能的半导体存储装置中，可以在不 受存储单元影响的情况下进行纠错用电路的检查。 (解决课题的方法)为了解决所述课题，本发明所阐述的方法是涉及一种下记所述的半导 体存储装置，该半导体存储装置具有生成对应输入数据的奇偶数据的奇 偶数据生成电路(parity data generating circuit);存储所述输入数据的正规 (normal)存储单元阵列；存储所述奇偶数据的奇偶存储单元阵列(parity memory cell array);锁存输入数据或从所述正规存储单元阵列读出的数据 的正规数据锁存部；选择输入数据或所述奇偶数据并输出的输入逸择电路； 锁存所述输入选择电路的输出或从所述奇偶存储单元阵列读出的数据并输 出的奇偶数据锁存部；以及使用在所述奇偶数据锁存部锁存的数据，对在 所述正规数据锁存部锁存的数据进行错误检测，当检测出错误时进行纠错 并将所获得的结果输出的糾错电路(error correction circuit)。所述半导体存 储装置构成为能够将所迷奇偶数据锁存部的输出向该半导体存储装置的外 部输出。根据本发明，因为能够向纠错回路提供来自正规数据锁存部的输入数 据和来自奇偶数据锁存部的奇偶数据，所以能够在不被正规存储单元阵列 及奇偶存储单元阵列影响的情况下对纠错电路进行检查。还有，因为从奇 偶数据锁存部输出由奇偶数据生成电路所生成的奇偶数据，所以能够在不 受奇偶存储单元阵列影响的情况下对奇偶数据生成电路进行检查。(发明的效果)根据本发明，不管是否存在不良存储单元，都能够正确地进行纠错电 路及奇偶数据生成电路的检查。特別是在不仅能对软错误等暂时产生的错 误进行校正而且还以允许在存储单元阵列中包含物理不良并可进行纠错为 前提所构成的半导体存储装置中，能够使品质及成品率得以提高。
图l是表示第图2是表示图 的电路图。图3是表示第图4是表示图 例的电路图。(符号说明)121416、 21618、 21822、 24、 222、2628323436100、 200 246、 248一实施方式所涉及的半导体存储装置的构成的方块图。 1的正规数据锁存部及写緩冲器(write buffer)的构成示例二实施方式所涉及的半导体存储装置的构成的方块图。 3的开关电路、正规数据锁存电路及写缓沖器的构成示正规存储单元阵列 奇偶存储单元阵列 正规数据锁存部 奇偶数据锁存部 224 写緩冲器 纠错电路奇偶数据生成电路输入选摔电路写控制电路输出选择电路半导体存储装置开关电路具体实施方式
下面， 一边参照附图， 一边关于本发明的实施方式进行说明。 (第一实施方式)图1是表示第一实施方式所涉及的半导体存储装置100的构成的方块图。图1的半导体存储装置100具有糾错功能，该半导体存储装置包括 正规存储单元阵列12、奇偶存储单元阵列14、正规数据锁存部16、奇偶 数据锁存部18、作为写入控制电路的写緩冲器22和24、纠错电路26、奇 偶数据生成电路28、输入选择电路32、写控制电路34、输出选摔电路36 以及"或"门(OR gate)38。正规存储单元阵列12及奇偶存储单元阵列14 分别具有多个存储单元。存储单元是例如SRAM(static random-access memory,静态随机存取存储)单元。输入数据DI被从图1的半导体存储装 置100的外部输入到端子2。 一通常动作时一首先，关于图1的半导体存储装置100的通常动作进行说明。写动作 的进行如下戶斤示。按照外部提供的写命令所生成的写允许信号(write enable signal)WE被 输入写控制电路34。写控制电路34使写控制信号NWC及PWC成为使能 (enable)状态。奇偶数据生成电路28生成对应输入数据DI的奇偶数据PR 并输出。正规数据用的写緩沖器22将输入数据DI向正规数据锁存部16输出。 输入选择电路32选择奇偶数据生成电路28所输出的奇偶数据PR，并向奇 偶数据用的写緩冲器24输出。写緩冲器24将输入选择电路32的输出PI 向奇偶数据锁存部18输出。正规数据锁存部16暂时锁存输入数据DI。奇偶数据锁存部18锁存输 入选择电路32的输出PI(奇偶数据)。正规数据锁存部16及奇偶数据锁存 部18将锁存的数据写入正规存储单元阵列12及奇偶存储单元阵列14。如 上所述，写动作结束。读动作的进行如下所示。按照外部提供的读命令，正规数据锁存部16 及奇偶数据锁存部18分别从正规存储单元阵列12及奇偶存储单元阵列14 读出数据后加以锁存，并向纠错电路26输出。糾错电路26使用在奇偶数据锁存部18锁存的数据，对在正规数据锁 存部16锁存的数据进行错误检测。当检测出错误时，纠错电路26使用在 奇偶数据锁存部18锁存的数据，对在正规数据锁存部16锁存的数据进行 纠错，并将所获得的校正后的数据向输出选择电路36输出。输出逸择电路36按照奇偶电路检查信号PCI，选择纠错电路26的输出，并作为输出数 据DO进行输出。输出数据DO从端子4向图1的半导体存储装置100的 外部输出。如上所述，读动作结束。图2是表示图1的正规数据锁存部16及写緩沖器22的构成示例的电 路图。正规数据锁存部16具有数据锁存电路16A，数据锁存电路16A包 括放大器52、 PMOS晶体管53、 NMOS晶体管54、反相器(inverter)55、 緩冲器56、预充电电路(prechargecircuit)57以及门(gate)58、 59。正规数据锁存部16包括n个(n为2以上的整数)与数据锁存电路16A 具有相同构成的电路。写緩冲器22包括n个与緩冲器22A具有相同构成 的电路。在此，作为示例，对处理正规数据锁存部16及写緩冲器22的输 入/输出数据中的一位(one bit)的数据锁存电路16A及緩冲器22A进行说 明。在与数据锁存电路16A及緩沖器22A具有相同构成的电路中，除了以 对应各自电路的不同的位(bit)作为处理对象以外，其余的处理方法均与数 据锁存电路16A及緩沖器22A相同。首先，在没有进行动作时(处于待机状态时)，数据锁存允许信号LE及 数据锁存信号LF为低电位(low potential) "L"，信号RAP为高电位"H"， 信号RAN为"L"。由于PMOS晶体管53及NMOS晶体管54断开(OFF)， 所以放大器52不进行动作。因为预充电信号LP成为使能状态("H")， 所以预充电电路57的所有晶体管接通(ON)。在与正规存储单元阵列12之 间进行数据DNL[O]传输的位线DL、 /DL被预充电到电位VDD/2。在写动作时，数据锁存电路16A进行下记所示动作。首先，预充电信 号LP成为禁止(disenable)状态("L")，预充电电路57停止。还有，由于 数据锁存允许信号LE成为"H"，信号RAP成为"L"，信号RAN成为"H"， 所以放大器52作为放大器及锁存电路进行动作。然后，按照写允许信号WE,写控制电路34使写控制信号NWC成为 使能状态，所以緩冲器22A将输入数据DI
向数据锁存电路16A输出， 放大器52锁存来自外部的输入数据DI[O]。锁存的数据被写入正规存储单 元阵列12。在此，有必要使緩沖器22A的驱动能力高于放大器52的驱动 能力。一旦向存储单元阵列12的写动作结束，则使数据锁存允许信号LE成为禁止状态("L")，使预充电信号LP成为使能状态("H")。预充电电路 57再次对位线DL、 /DL进行预充电。在读动作时，数据锁存电路16A进行如下所述的动作。首先，按照读 命令，预充电信号LP成为禁止状态("L")。然后，来自存储单元的数据 被传输給DL及/DL。当充分进行了数据传输后，通过使数据锁存允许信号 LE成为使能状态("H")，从而放大器52作为为了进行读出所使用的放大 器及锁存电路而进行动作，并将从存储单元读出的数据作为数据 DND
(信号DD或信号DD、/DD所表示的差动信号)向纠错电路26输出。一旦读动作结束，则使数据锁存允许信号LE成为禁止状态("L")， 使预充电信号LP成为使能状态("H")。预充电电路57再次对位线DL、 /DL进行预充电。这样一来，正规数据锁存部16进行双向锁存，即进行写数据及读出 数据的锁存。奇偶数据锁存部18包括m个(m为2以上的整数)与数据锁存电路16A 具有相同构成的电路，且该m个电路中包含数据锁存电路18A。写緩冲器 24包括m个与緩冲器22A具有相同构成的电路，且在该m个电路中包含 緩冲器24A。奇偶数据锁存部18除了用数据DPL^、DPD及写緩冲器24的输出取代 数据DNL、 DND及写緩冲器22的输出来进行处理以外，其余均与正规数 据锁存部16相同。还有，写緩冲器24除了用输入选择电路32的输出PI 及写控制信号PWC取代输入信号DI及写控制信号NWC来进行处理以外， 其余均与写緩冲器22相同，所以省略关于奇偶数据锁存部18及写緩沖器 24的详细i兌明。一纠错电路检查时一图1的半导体存储装置100通过使纠错电路检查信号ECI成为使能状 态("H")而被设定成纠错电路检查模式。因为数据锁存信号LF成为"H"， 所以预充电电路57不进行动作，而放大器52进行动作，正规数据锁存部 16及奇偶数据锁存部18通常作为锁存电路继续进行锁存动作。此时，输 入选择电路32选择来自外部的输入数据DI并输出。还有，为了将输入数 据DI写入正规数据锁存部16，正规/奇偶写逸摔信号NPSEL指示应该选摔正规数据锁存部16。然后，根据外部输入的写命令，进行写动作。按照写允许信号WE、 纠错电路检查信号ECI以及正规/奇偶写控制信号NPSEL的逻辑值，写控 制电路34仅使写控制信号NWC成为使能状态，从而使写緩冲器22有效。 由于该动作，而使得仅在正规数据锁存部16写入了输入数据DI。其次，为了向奇偶数据锁存部18进行写入，正规/奇偶写选摔信号 NPSEL指示应该选择奇偶数据锁存部18。然后根据外部输入的写命令， 而进行写动作。按照写允许信号WE、纠错电路检查信号ECI以及正规/ 奇偶写控制信号NPSEL的逻辑值，写控制电路34仅使写控制信号PWC 成为使能状态，从而使写緩冲器24有效。由于该动作，而使得仅在奇偶数 据锁存部18写入了输入数据DI。由上所述，能够将任意的外部数据写入正规数据锁存部16及奇偶数据 锁存部18。在正规存储单元阵列12及奇偶存储单元阵列14也写入了相同 的数据。其次，从外部输入了读命令。虽然正规数据锁存部16及奇偶数据锁存 部18在通常动作时为了能够锁存来自存储单元的数据而有必要在从存储 单元读出数据的期间进行预充电，不过在纠错电路检查时通常作为锁存电 路进行动作。由此，正规数据锁存部16及奇偶数据锁存部18在不被从存 储单元读出的数据影响的情况下保持上一次锁存的数据。也就是，在正规 数据锁存部16及奇偶数据锁存部18中保持在向它们进行写动作时的输入 数据DI。这些被保持在正规数据锁存部16及奇偶数据锁存部18的数据作为数 据DND、 DPD向糾错电路26输出。纠错电路26根据数据DND、 DPD进 行错误检测，当检测出错误时进而进行纠错，并将所获得的结果向输出选 择电路36输出。输出选择电路36选择纠错电路26的输出后进行输出。根据向正规数据锁存部16输入的输入数据、以及向奇偶数据锁存部 18输入的输入数据，可以获知作为纠错电路26的输出所应得到的预期值。 因此，通过将实际从纠错电路26输出的值和预期值进行比较，从而不管是 否存在不良存储单元都能够对糾错电路本身进行检查。此外，在向正规数据锁存部16进行写入的动作、和向奇偶数据锁存部18进行写入的动作中，无论先进行哪一个动作都可以。 一奇偶数据生成电路检查时一图1的半导体存储装置100通过使奇偶电路检查信号PCI成为使能状 态("H")而被设定成奇偶电路检查模式。因为数据锁存信号LF成为"H"， 所以预充电电路57不进行动作，而放大器52进行动作，正规数据锁存部 16及奇偶数据锁存部18通常作为锁存电路继续进行锁存动作。此时，输然后，根据从外部输入的写命令，进行写动作。按照写允许信号WE、 纠错电路检查信号ECI以及正规/奇偶写控制信号NPSEL的逻辑值，写控 制电路34使写控制信号PWC成为使能状态，从而使写緩冲器24有效。 由于该动作，奇偶数据PR被写入奇偶数据锁存部18。在奇偶存储单元阵 列14也写入了相同的数据。在此，因为不使用正规数据锁存部16的数据， 所以写緩冲器22可以是有效/无效状态中的任一状态。然后，从外部输入了读命令。在奇偶数据生成电路检查时，也如上述 所示，奇偶数据锁存部18通常作为锁存电路进行动作。由此，奇偶数据锁 存部18在不被从存储单元读出的数据影响的情况下保持上一次锁存的数 据。也就是，在奇偶数据锁存部18中保持有奇偶数据PR。保持在奇偶数据锁存部18的数据作为数据DPD向输出选择电路36 输出。输出选摔电路36按照奇偶电路检查信号PCI选择奇偶数据锁存部 18的输出数据DPD后，作为输出数据DO进行输出。输出数据DO从端 子4向图1的半导体存储装置100的外部输出。总之，如图1所示，奇偶 数据锁存部18将锁存的数据DPD通过端子4向半导体存储装置100的外 部输出。根据向奇偶数据锁存部18输入的输入数据，可以获知作为奇偶数据所 应得到的预期值。因此，通过将实际在奇偶数据生成电路28中生成并经由 奇偶数据锁存部18而输出的奇偶数据和预期值之间进行比较，从而不管是 否存在不良存储单元，都能够对奇偶数据生成电路本身进行检查。(第二实施方式)图3是表示第二实施方式所涉及的半导体存储装置200的构成的方块 图。在图3的半导体存储装置200中，除了用正规数据锁存部216、奇偶数据锁存部218和作为写入控制电路的写緩冲器222、224来取代正规数据 锁存部16、奇偶数据锁存部18以及写緩冲器22、 24以外，其余均与图1 的半导体存储装置100相同。正规数据锁存部216具有正规读出放大器 (normal sense amplifier)列242、开关电路246和正规数据锁存电路262。奇 偶数据锁存部218具有奇偶读出放大器列244、开关电路248和奇偶数据 锁存电路264。图4是表示图3的开关电路246、正规数据锁存电路262以及写緩冲 器222的构成示例的电路图。正规数据锁存电路262具有数据锁存电路 262A，数据锁存电路262A具有两个反相器，其中的一个反相器的输入与 另一个反相器的输出相连接。正规数据锁存电路262包括n个与数据锁存电路262A具有相同构成 的电路。写緩沖器222包括n个与緩冲器222A具有相同构成的电路。开 关电路246包括n个与开关246A具有相同构成的电路。在此，作为示例，对处理正规数据锁存电路262、写緩沖器222及开 关电路246的输入/输出数据中的一位的数据锁存电路262A、緩冲器222A 及开关246A进行说明。在与数据锁存电路262A、緩冲器222A及开关246A 具有相同构成的电路中，除了以对应各自电路的不同的位作为处理对象以 外，其余的处理方法均与数据锁存电路262A、緩冲器222A及开关246A 相同。奇偶数据锁存电路264包括m个与数据锁存电路262A具有相同构成 的电路，且在该m个电路中包含数据锁存电路264A。写緩冲器224包括 m个与緩冲器222A具有相同构成的电路，且在该m个电路中包含緩冲器 224A。开关电路248包括m个与开关246A具有相同构成的电路。奇偶数据锁存电路264、写緩冲器224及开关电路248除了处理与它 们分別对应的数据以外，其余均与正规数据锁存电路262、写緩冲器222 及开关电路246相同。—通常动作时一在通常动作时，因为"或"门38输出的开关控制信号SC(与图1的数 据锁存信号LF相同)是"L",所以开关电路246、 248的开关246A等经常 为接通(ON)状态。由此，正规读出放大器列242和正類L凄t据锁存电路262之间、以及奇偶读出放大器列244和奇偶数据锁存电路264之间成为导通 状态。在读动作时，正规读出放大器列242及奇偶读出放大器列244分别放 大从正规存储单元阵列12及奇偶存储单元阵列14读出的数据并输出给开 关电路246、 248。数据锁存电路262A、 264A等作为为了进行读出所使用 的放大器及锁存电路而进行动作。写动作及读动作时的其它动作与第一实 施方式相同。在此，数据锁存电路262A、 264A等因为没有必要放大所读出的数据， 所以只要是图4所示的单纯的反相锁存电路(inverter latch circuit)即可。不 过，有必要使正规读出放大器列242及奇偶读出放大器列244所具有的读 出放大器的驱动能力大于数据锁存电路262A、 264A等的驱动能力。也就 是，有必要能够利用读出放大器来使数据锁存电路262A、 264A等的数据 反相。一纠错电路检查时及奇偶数据生成电路检查时一在检查纠错电路26时及检查奇偶数据生成电路28时，因为开关控制 信号SC成为"H"，所以开关电路246、 248断开。正规读出放大器列242 和正规数据锁存电路262之间、以及奇偶读出放大器列244和奇偶数据锁 存电路264之间成为非导通状态，从而被电气断开。由此，正规数据锁存 电路262和奇偶数据锁存电路264的数据没有被读出放大器的输出所覆写 (overwrite)。因此，与图1的半导体存储装置100相同，通过向正规数据 锁存部216及奇偶数据锁存部218写入数据，从而不管是否存在不良存储 单元，都能够进行纠错电路26和奇偶数据生成电路28的检查。总之，如 图3所示，奇偶数据锁存电路264将锁存的数据PD通过端子4向半导体 存储装置200的外部输出。此外，开关电路246、 248在检查纠错电路时及检查奇偶数据生成电路 时没有必要总为断开状态。也就是，在写动作时开关电路246、 248可以为 接通状态，此时向读出放大器242、 244及存储单元阵列12、 14写入数据。 仅在读动作时，才有必要使开关电路246、 248成为断开状态。由此，能够 防止来自不良存储单元的错误数据向正规数据锁存电路262和奇偶数据锁 存电路264传输，从而能够实现对纠错电路26及奇偶数据生成电路28的正确检查。在图1的半导体存储装置100中，因为数据锁存电路16A等的驱动能 力通常比在对存储单元进行读出时的正规存储单元阵列12等的驱动能力大很多，所以数据锁存电路能够在不受存储单元数据影响的情况下继续保持已锁存的数据。由此，不需要设置使存储单元和数据锁存电路16A之间 断开的开关。不过，数据锁存电路需要具有预充电功能。在图3的半导体存储装置200中，因为数据锁存电路262A等的驱动 能力小，所以由于读出放大器输出或来自存储单元的读出数据而造成数据 锁存电路262A等的数据反相。因而，设置有使存储单元阵列或读出放大 器、与数据锁存电路262A等之间电气断开的开关电路246、 248。由此， 能够防止数据锁存电路的数据被存储单元阵列或读出放大器的输出数据破 坏。(产业上的利用可能性)如以上说明所示，因为本发明能够在不受存储单元阵列所具有的缺陷 的影响下对纠错电路等进行检查，所以对于具有纠错功能的半导体存储装 置等来说是有用的。
权利要求
1.一种半导体存储装置，其特征在于该半导体存储装置，具有奇偶数据生成电路，生成对应输入数据的奇偶数据，正规存储单元阵列，存储所述输入数据，奇偶存储单元阵列，存储所述奇偶数据，正规数据锁存部，锁存输入数据或从所述正规存储单元阵列读出的数据，输入选择电路，选择输入数据或所述奇偶数据并进行输出，奇偶数据锁存部，锁存所述输入选择电路的输出或从所述奇偶存储单元阵列读出的数据并输出，以及纠错电路，使用在所述奇偶数据锁存部锁存的数据，对在所述正规数据锁存部锁存的数据进行错误检测，当检测出错误时进行纠错，并将所获得的结果输出；该半导体存储装置构成为能够将所述奇偶数据锁存部的输出向该半导体存储装置的外部输出。
2. 根据权利要求l所述的半导体存储装置，其特征在于 能够控制所述正规数据锁存部及所述奇偶数据锁存部是否进行锁存动作，该正规数据锁存部及该奇偶数据锁存部按照控制信号继续进行所述 锁存动作。
3. 根据权利要求1所述的半导体存储装置，其特征在于 该半导体存储装置还包括写入控制电路，该写入控制电路控制是否将所述输入数据向所述正规数据锁存部输出，所述正规数据锁存部通过所述写入控制电路接收所述输入数据。
4. 根据权利要求1所述的半导体存储装置，其特征在于 该半导体存储装置还包括写入控制电路，该写入控制电路控制是否将所述输入逸择电路的输出向所述奇偶数据锁存部输出，所述奇偶数据锁存部通过所述写入控制电路接收所述输入选择电路的输出。
5. 根据权利要求1所述的半导体存储装置，其特征在于 该半导体存储装置，还包括第一写入控制电路，控制是否将所述输入数据向所述正规数据锁存部 输出，和第二写入控制电路，控制是否将所述输入选择电路的输出向所述奇偶数据锁存部输出；所述正规数据锁存部通过所述第一写入控制电路接收所迷输入数据， 所述奇偶数据锁存部通过所述第二写入控制电路接收所述输入逸择电路的输出。
6. 根据权利要求5所迷的半导体存储装置，其特征在于 所述第一及第二写入控制电路在所述正规数据锁存部及奇偶数据锁存部进行锁存动作的期间对是否进行输出加以控制。
7. 根据权利要求1所迷的半导体存储装置，其特征在于 该半导体存储装置还包括能够使所述正规存储单元阵列和所述正规数据锁存部之间、以及所述奇偶存储单元阵列和所述奇偶数据锁存部之间 电气断开的电路。
8. 根据权利要求1所述的半导体存储装置，其特征在于 所述正规数据锁存部，具有正规数据锁存电路，进行锁存动作，和正规读出放大器列，放大从所述正规存储单元阵列读出的数据； 所述奇偶数据锁存部，具有 奇偶数据锁存电路，进行锁存动作，和奇偶读出放大器列，放大从所述奇偶存储单元阵列读出的数据。
9. 根据权利要求8所述的半导体存储装置，其特征在于 所述正规数据锁存部还具有能够使所述正规读出放大器列和所述正规数据锁存电路之间电气断开的第一开关电路，所述奇偶数据锁存部还具有能够使所述奇偶读出放大器列和所迷奇 偶数据锁存电路之间电气断开的第二开关电路。
10. 根据权利要求9所述的半导体存储装置，其特征在于所迷正规数据锁存电路及所述奇偶数据锁存电路也具有为了进行读 出所使用的放大器的功能。
11. 根据权利要求9所述的半导体存储装置，其特征在于 所述第一及第二开关电路在通常动作时导通，在检查所述纠错电路时及检查所述奇偶数据生成电路时成为非导通。
12. 根据权利要求l所述的半导体存储装置，其特征在子 将所述纠错电路所输出的数据向该半导体存储装置的外部输出时所经由的端子，兼作将所述奇偶数据锁存部所锁存的数据向该半导体存储装 置的外部输出时所经由的端子。
13. 根据权利要求12所述的半导体存储装置，其特征在于 该半导体存储装置还包括输出选择电路，该输出选择电路选择所述纠错电路的输出或在所述奇偶数据锁存部锁存的数据并进行输出。
14. 根据权利要求l所述的半导体存储装置，其特征在于将输向所述正规数据锁存部的输入数据输入时所经由的端子，兼作将 输向所述输入选择电路的输入数据输入时所经由的端子。
15. 根据权利要求l所述的半导体存储装置，其特征在于 所述正规存储单元阵列及奇偶存储单元阵列由多个静态随机存取存储单元构成。
全文摘要
本发明公开了一种在不受存储单元影响的情况下对用来纠错的电路进行检查的半导体存储装置。该半导体存储装置构成为具有生成对应输入数据的奇偶数据的奇偶数据生成电路，锁存输入数据或从正规存储单元阵列读出的数据的正规数据锁存部，选择输入数据或所述奇偶数据并输出的输入选择电路，锁存所述输入选择电路的输出或从奇偶存储单元阵列读出的数据并输出的奇偶数据锁存部，以及使用在所述奇偶数据锁存部锁存的数据对在所述正规数据锁存部锁存的数据进行错误检测、当检测出错误时进行纠错并将所获得的结果输出的纠错电路；该半导体存储装置能够将所述奇偶数据锁存部的输出向该半导体存储装置的外部输出。
文档编号G11C29/42GK101404185SQ20081021359
公开日2009年4月8日 申请日期2008年9月19日 优先权日2007年10月4日
发明者贞方博之, 饭田真久 申请人:松下电器产业株式会社