写入相变存储器元件的方法

专利名称：写入相变存储器元件的方法
技术领域：
本发明是有关于一种基于相变存储器材质，包括硫族化合物材质与其它可程序化
电阻材质，的存储器装置及操作存储器装置的方法。
背景技术：
具有相变的存储器材质可利用适于实现在集成电路的电流在位准上的应用改变 其相位，而其相位介于非晶态(amorphous state)与晶态(crystalline state)之间，且具 有相变的存储器材质可为硫族化合物(Chalcogenide)或其它类似的材质。普通非晶态的 特征在于其电阻高于普通非晶态的电阻，且其可以容易被侦测据以指出资料。这些特性有 利于可程序化电阻材质据以形成非挥发性存储器电路，其中非挥发性存储器电路可依据随 机存取的方式以被读与写。 在相变存储器部分，资料的储存是根据相变材质的主动区在晶相(crystalline phase)与非晶相(amorphous phase)之间的转换。图1绘示多个存储单元的电阻分布，每 个存储单元包括一个相变存储器元件。多个存储单元中的多个相变存储器元件可程序化为 多个电阻状态，例如高电阻重置(擦除)状态102以及至少一个较低电阻程序化(设置) 状态IOO。每个电阻状态对应于非重叠电阻区域。 较低电阻状态100的最高电阻&与高电阻重置状态102的最低电阻R2之间的差 距可定义为读取边缘(read margin) IOI，而读取边缘101用以区分在较低电阻状态100的 单元与在高电阻状态102的单元。于是储存于存储单元的资料可利用存储单元的电阻是在 较低电阻状态100，亦或是在高电阻状态102而据以判定。举例来说，判定的方法可依据测 量存储单元的电阻是否高于或低于读取边缘101中的临界电阻值R^103。
从高电阻状态102转变至较低电阻状态IOO，亦即前述的设置或程序化，通常以较 低电流操作，而此电流可将相变材质加热超过转换温度，以转换非晶相至晶相。另一方面， 从较低电阻状态100转变至高电阻状态102，亦即前述的重置，通常以较高电流操作，而此 电流包括一个高电流密度的短脉冲，以融化或分解结晶架构，并且于相变材质快速冷却之 后，平息相变处理并使得相变材质的一部份稳定于非晶相。 重置所需的电流量可以由縮小相变存储器元件而减少电流量，并使得具有穿过相 变存储器元件的少量绝对电流值的较高电流密度被达成。然而縮小相变存储器元件会造成 相变存储器元件难以设置(difficult to set)的现象。尤其在相变材质的应用时，难以使 得相变材质的主动区，从高电阻状态102的非晶相转换至较低电阻状态100的晶相。这样 特性的起因至今并未清楚。 因此针对难以设置的存储器装置，须要提出操作存储器装置的方法。

发明内容
本发明提供一种操作存储单元的方法，适用于包括相变存储器元件的存储单元， 相变存储器元件可程序化至多个电阻状态，多个电阻状态包括较高电阻状态与较低电阻状态，操作方法包括施予偏压配置至存储单元以改变电阻状态从较高电阻状态至较低电阻状 态，其中施予偏压配置至存储单元包括施予跨过相变存储器元件的第一电压脉冲与第二电 压脉冲，其中第二电压脉冲的电压极性不同于第一 电压脉冲。 本发明提供一种存储器装置，包括存储单元与偏压电路，存储单元包括相变存储 器元件，相变存储器元件可程序化至多个电阻状态，电阻状态包括一较高电阻状态与一较 低电阻状态。偏压电路用以施予上述偏压配置。 于此所述的设置操作利用不同极性的第一与第二电压脉冲以克服存储单元结构 的难以设置特性，其中存储单元结构的承受大量热电效应导致相变材质非对称升温，例如 微小桥式存储单元。可承受难以设置特性的典型结构在相变材质中，具有相当长的电流路 径，且相变材质的切面相对小于电流路径长度。典型结构亦具有主动区，而在设置操作下， 主动区的升温区是远离与相变材质接触的电极。 使用设置操作的典型单元可为桥式(bridge)单元与支柱(pillar)单元，其中桥 式单元的厚度约为3-20纳米，而支柱单元的直径约为3-20纳米。更进一步而言，这些难以 设置的存储单元的相变材质可为GexSbyTez与GexTey。这些相变材质于成核支配时转换至设 置状态，其中晶化的过程从材质的多个区域开始。


本发明其它实施例与优点可参照后述附图、详细说明以及申请专利范围。上述的 概要说明以及后述的详细说明仅为示范与说明之用，但并非限定本发明以及申请专利范 围，其中 图1是多个存储单元的电阻分布的范例，每个存储单元包括一个相变存储器元 件，且相变存储器元件可程序化为高电阻状态与低电阻状态。 图2A至2D是已知存储单元结构，其中设置操作应用于存储单元结构，以克服微小 装置中难以设置的特性。 图3是桥式存储单元的切面，其中桥式存储单元在穿过存储器元件的电流路径升 温是非对称。 图4是用以克服存储器元件难以设置特性的设置操作流程图，其中存储器元件从
较高电阻重置状态程序化到较低电阻程序化状态。 图5是第一实施例的图4的设置操作流程图的时序图。 图6是桥式存储单元的俯视SEM影像。 图7是单一极性设置操作的时序图，其中设置操作不可设置图6的装置。 图8A是设置操作的简化时序图，其中设置操作用以克服图6中存储单元的难以设
置特性。 图8B是图8A的循环耐久测试，其中设置脉波用以转变至较低电阻状态。
图9A是桥式存储单元的操作流程图。
图9B是图9A的步骤910的时序图。
图9C是图9A的步骤930的时序图。 图9D是根据图9A每个步骤测量穿过存储器元件的电流的测量结果。
图9E是根据图9A每个步骤测量存储器元件的电阻的测量结果。
图10是图4中设置操作的第二时序图。 图11A是桥式存储单元的操作流程图。 图IIB是图11A的步骤1110的时序图。 图11C是图11A的步骤1130的时序图。 图11D是根据图11A每个步骤测量穿过存储器元件的电流的测量结果。 图11E是根据图11A每个步骤测量存储器元件的电阻的测量结果。 图12A是桥式存储单元的操作流程图，用以决定图10的时序图中最大可接受之间
隙，其中间隙介于第一与第二电压脉冲之间。 图12B是根据图12A每个步骤测量存储单元的电阻的测量结果。 图12C是根据不同间隙值以测量穿过存储单元的电流测量结果。 图13是用以完成设置操作的集成电路的方块图。 图14是图13中集成电路的部分存储器阵列的示意图。
具体实施例方式
现在将详细参照本发明的示范实施例，其示范实施例绘示于附图中。附带一提的 是，整个附图中相同的参考标记用于表示相同或相似的部件。后述所提出的多个示范实施 例并未限定本发明的示范实施例，仅是用以示范说明本发明的申请专利范围。后述所提出 的多个实施例会参考特定结构与方法，但并非限定实施例。示范实施例亦可由其它特征、元 件、方法或实施例据以实施。较佳的实施例仅为示范与说明之用，但并非限定本发明以及申 请专利范围。任何所属技术领域中具有通常知识者可了解，后述示范实施例具有各种相对 应的选择。各种实施例中相同的参考标记用于表示相同或相似的元件。
根据上述，当相变存储器的尺度縮小时，相变存储器难以转换至低电阻状态100。
图2A至2D绘示已知存储单元结构，其中设置操作应用于存储单元结构，以克服微 小装置中难以设置的特性。 图2A绘示存储单元200的简化剖面图。图2A说明存储器元件220的第一种配置。 存储器元件220耦接第一电极212与第二电极214。第一电极212可耦接于存取装置的一 端，而第二电极214可耦接于位线，其中存取装置可为二极管或是晶体管。
具有宽度215的介电间隙物(dielectric spacer) 213将第一电极212与第二电 极214分开。存储器元件220的相变材质具有宽度250，且延展跨过介电间隙物213，据以 接触第一电极212以及第二电极214。因此，第一电极212与第二电极214之间存在极间路 径(inter-electrode path)，而极间路径的长度由介电间隙物213的宽度215决定。在操 作上，当电流通过第一电极212、第二电极214以及穿过存储器元件220时，存储器元件220 的相变材质的主动区218升温的情况较存储器元件220的其它部分快。
图2B绘示存储单元200的简化剖面图。图2B说明存储器元件220的第二种配置。 存储器元件220耦接第一电极212与第二电极214。存储器元件220的相变材质具有主动 区218，且相变材质的上表面223与下表面229个别和第一电极212与第二电极214接触。 存储器元件220的宽度221与第一电极212与第二电极214的宽度相同，其中在其它实施 例中，宽度221可以为直径。 图2C绘示存储单元200的简化剖面图。图2C说明存储器元件220的第三种配置。存储器元件220耦接第一电极212与第二电极214。存储器元件220的相变材质具有 主动区218。介电间隙物235将第一电极212与第二电极214分开。第一电极212、第二电 极214与介电间隙物235具有侧表面231。存储器元件220的相变材质在侧表面231的一 侧，且延展跨过介电间隙物213，据以接触第一电极212以及第二电极214。
图2D绘示存储单元200的简化剖面图。图2D说明存储器元件220的第四种配置。 存储器元件220耦接第一电极212与第二电极214。存储器元件220的相变材质具有主动 区218，且相变材质的上表面243与下表面249个别和第一电极212与第二电极214接触。 存储器元件220的宽度241小于第一电极212与第二电极214的宽度，其中在其它实施例 中，宽度241可以为直径。 存储单元200可以利用施予适当的偏压配置于存储器元件220，以完成读取或写 入。偏压配置可利用在第一电极212与第二电极214中至少一个电极施予脉冲据以实施， 其中施予脉冲将诱导电流穿过存储器元件220。施予脉冲的位准与期间是根据所进行的操 作，例如读取操作或是程序化操作。除此之外，位准与期间可由每个实施例的经验决定。偏 压配置可包括从第二电极214到第一电极212的正电压脉冲，及/或包括从第二电极214 到第一电极212的负电压脉冲，其中前者为跨过存储器元件220的正电压，而后者为跨过存 储器元件220的负电压。 在存储单元200的读取或侦测操作上，偏压电路，例如图13的偏压电路电压与电 流源1355，耦接第一电极212与第二电极214，并施予适当振幅与期间的读取偏压配置于存 储器元件220，以诱导电流穿过存储器元件220，其中施予读取偏压配置并不会导致存储器 元件220在电阻状态时转变。穿过存储器元件220的电流根据存储器元件220的电阻而获 得，并以储存资料值于存储单元200中。 在存储单元200的重置操作上，偏压电路，例如图13的偏压电路电压与电流源 1355，耦接第一电极212与第二电极214，并施予适当振幅与期间的重置偏压配置于存储器 元件220，并诱导电流穿过存储器元件220。据此，至少一部份的主动区将加热高于存储器 元件220的相变材质的转换温度，亦即晶化过程，并且加热高于融化温度以配置至少一部 份的主动区218于液态状态。接着终止电流以使得当主动区218快速地冷却以稳定至非晶 相时，能有较快的平息时间。举例来说，可以利用中止施予第一电极212与第二电极214电 压脉冲达成终止电流。 随着相变存储器元件220的尺寸的縮小，会造成主动区218难以从高电阻状态102 的非晶相转换至较低电阻状态100的晶相。请参照图3，后述以理论的方式说明难以设置的 特性是起因于大量的热电效应。举例来说，根据汤姆生效应(Thomson Effect)相变材质会 非对称的升温。 图3绘示具有第一电极212、第二电极214与相变存储器元件220的桥式存储单元 300，其中相变存储器元件220延展跨过介电间隙物213，据以接触电极212与214。相变存 储器元件220限定了第一电极212与第二电极214之间的极间路径，且极间路径的长度由 介电间隙物213的宽度215决定。在操作上，沿着电极212与214之间电流路径的升温过 程是非对称，因此在第一电极212与第二电极214之间靠近电极214的非晶主动区218将 处于较高电阻重置状态。 在设置操作上，因为非晶相的电阻高于晶相的电阻，于是升温过程发生于非晶主动区218。基于非对称的升温，施予相同于重置脉波电压极性的设置脉波则导致非对称升 温区219，其中升温过程发生于非晶主动区218。请参照图3，升温区219较靠近第二电极 214。 具有较高热导率的电极214用以将热从主动区218的升温区219散出，并导致在 设置操作期间大量热耗损。非对称升温区219与高热耗损将导致加热不足，引起主动区218 转换至低电阻晶相，且导致难以设置的特性。 图4绘示用以克服存储器元件220难以设置特性的设置操作400流程图，其中存 储器元件220从较高电阻重置状态102程序化到较低电阻程序化状态100。图5绘示第一 实施例的图4的设置操作400流程图的时序图。图5的时序图为简化后的结果，用以说明 之用且并非实际比例。 存储单元200的设置操作400启始于步骤410。在其它实施例中，步骤410可包括 例如读取操作之前步骤，其中读取操作用以判定存储单元200是否须要由设置步骤400进 行程序化。 接下来，步骤420中在存储单元200上施予设置偏压配置，其中设置偏压配置包括 跨过存储器元件220的第一与第二电压脉冲，第一与第二电压脉冲具有不同极性。在后述 更详细的说明中，设置偏压配置诱导第一与第二电流穿过存储器元件220，以将电阻状态从 较高电阻状态转变至较低电阻状态，其中第一与第二电流方向相反。第一与第二电压脉冲 可利用在第一电极212与第二电极214中至少一个电极施予脉冲据以实施。
请参照图5所示的实施例，步骤420的设置偏压配置包括穿过存储器元件220的 第一电压脉冲500与第二电压脉冲510。第一电压脉冲500具有脉冲高度Vi与脉冲宽度 505，而第二电压脉冲510具有脉冲高度V2与脉冲宽度515，其中脉冲高度与脉冲宽度可由 实施例的经验而得。在本实施例中，脉冲高度的比值V乂^可以小于或等于l，例如介于O. 5 至1之间。除此之外，在其它实施例中，脉冲宽度505与515可以为相等。在本实施例中， 第二电压脉冲510的脉冲高度V2可小于存储器元件220的临界电压Vth。临界电压是跨过 存储器元件220的电压位准，且当超过临界电压Vth后，较高电阻状态开始转换至较低电阻 状态。由于存储器元件220的相变材质经加热使得存储单元经历相变，于是临界电压Vth 是根据存储单元的实施条件而得，例如存储单元结构，存储单元材质的导热与电气特性，以 及施予能量的脉波波形，其中存储单元材质包括相变材质。临界电压Vth可由每个实施例 的经验而得。 第一电压脉冲500诱导电流从第二电极214穿过存储器元件220至第一电极212。 第二电压脉冲510诱导电流从第一电极212穿过存储器元件220至第二电极214。因为每 个电流依照各自流向，双极性的设置操作可以补偿基于热电效应所导致的主动区的非对称 升温，例如汤姆生效应。 举例来说，第一电压脉冲500诱导电流从第二电极214至第一电极212，使得主动 区218产生的第一升温区较靠近第二电极214。第一升温区可导致部分的主动区218转换 为晶相。不同极性的第二电压脉冲510可使得主动区218产生第二升温区。而相较于第一 升温区，第二升温区较远离第二电极214且较靠近第一电极212。第二升温区可导致主动 区218的其它部分进行转换。第二升温区与可相邻或分离于第一升温区，且第二升温区可 使得主动区218有效地晶化，以形成较低电阻的电流路径于主动区218中。因此第一电压脉冲500与第二电压脉冲500足以提升主动区218的温度，并高于相变材质的转换(晶化) 温度，以使得主动区218转换至晶相，并建立较低电阻状态。 请参照图4与图5的实施例，步骤420的设置偏压配置包括两个电压脉冲。在其 它的实施例方面，步骤420的设置偏压配置可于第一电压脉冲与第二电压脉冲510之外，增 加其它电压脉冲。 图6绘示桥式存储单元的俯视SEM影像，其中桥式存储单元包括掺杂约8 %的硅氧 化物于Ge2Sb2Te5。请参照图6，存储单元具有在电极212与214间50纳米的长度，存储器 元件220的宽度221是25纳米，厚度是5纳米。根据测量的结果，形成的桥式存储单元经 测试，宽度为25/45/90纳米，5纳米厚度，以及50纳米以上的长度。 根据图6所示存储单元的测量结果，存储单元不可能使用单一极性的设置操作而 调整至较低电阻状态，此为难以设置的特性。举例来说，图7绘示电压脉冲的简化时序图， 这电压脉冲为800纳秒，且具有最高10. 5伏特的电压以及1600纳秒的尾波。这电压脉冲 不可设置某些存储器元件的装置，例如为具有45纳米宽、5纳米厚度与60纳米长度的存储 器元件。 图8A绘示设置操作的简化时序图，其中设置操作利用不同极性的第一与第二电 压脉冲以克服图6中存储单元的难以设置特性。请参照图8A，第一电压脉冲500具有脉冲 高度7伏特与脉冲宽度200纳秒，而第二电压脉冲510具有脉冲高度4. 9伏特与脉冲宽度 200纳秒。图8A中的上升与下降时间越短越好，而以一个实施例为例，上升与下降时间约为 2. 5纳秒。如图8A所示，跨过存储器元件的第二电压脉冲510与第一电压脉冲500具有不 同极性。 图8B绘示图8A的循环耐久测试，其中设置脉波用以转变至较低电阻状态，而重置 脉波用以转变至较高电阻重置状态，重置脉波为8. 5伏特且具有80纳秒脉波宽度。除此之 外，图8B是存储单元的测试结果，其中存储单元具有45纳米宽度、5纳米厚度与70纳米长 度。如图8B所示，设置操作克服了存储单元的难以设置特性，且存储单元成功地设置于较 低电阻状态。 图9A至9E更进一步说明在设置操作中，使用不同极性的电压脉冲以克服难以设 置特性。 图9A绘示桥式存储单元的操作流程图，其中桥式存储单元包括掺杂约8%的硅氧 化物于Ge2Sb2Te5，且存储单元具有45纳米宽度、5纳米厚度与50纳米长度。步骤900开始 施予8伏特的重置脉波，这重置脉波具有120纳秒的脉波宽度，且上升与下降时间约2. 5纳 米。 接下来步骤910中，施予具有不同电压极性的第一与第二电压脉冲至存储器元 件。根据图9B所示的简化时序图，步骤910中第一电压脉冲具有5. 5伏特脉冲高度与250 纳秒脉冲宽度，而第二电压脉冲具有3. 85伏特脉冲高度与250纳秒脉冲宽度。
之后，步骤920中将施予具有8伏特脉冲高度与120纳秒脉冲宽度的重置脉冲。继 之，步骤930将施予具有相同电压极性的第三与第四电压脉冲至存储器元件。根据图9C所 示的简化时序图，步骤930中第三电压脉冲具有5. 5伏特脉冲高度与250纳秒脉冲宽度，而 第四电压脉冲具有3. 85伏特脉冲高度与250纳秒脉冲宽度。接着步骤返回至步骤900。
图9D绘示根据图9A每个步骤测量穿过存储器元件的电流的测量结果。
图9E绘示根据图9A每个步骤测量存储器元件的电阻的测量结果。如图9E资料 所示，步骤910中使用不同极性电压脉冲的设置操作可以达成存储器单元的设置，然而步 骤930的操作则无法设置装置。 请参见图5所示的时序图，第一电压脉冲500的后缘与第二电压脉冲510的前缘 皆于相同的时间550。在本实施例中，第二电压脉冲510的前缘与第一电压脉冲500的后 缘之间隔可小于5纳秒。图10绘示图4中设置操作400的第二时序图，其中第一电压脉冲 500与第二电压脉冲510之间有一个间隙1010。间隙1010的最大值可由每个实施例的经 验而得。图12A至12C将做进一步说明。 图IIA绘示桥式存储单元的操作流程图，其中桥式存储单元包括掺杂约8%的硅 氧化物于Ge2Sb2Te5，且存储单元具有45纳米宽度、5纳米厚度与50纳米长度。步骤900开 始施予8伏特的重置脉波，这重置脉波具有120纳秒的脉波宽度，且上升与下降时间约2. 5 纳米。 步骤1100开始施予8伏特的重置脉波，这重置脉波具有120纳秒的脉波宽度。
接着，步骤1110中施予具有不同电压极性的第一与第二电压脉冲至存储器元件， 且两脉冲间隙为30纳秒。请参照图1B绘示的简化时序图，步骤1110中第一电压脉冲具有 5. 5伏特脉冲高度与250纳秒脉冲宽度，而第二电压脉冲具有3. 85伏特脉冲高度与250纳 秒脉冲宽度。 之后，步骤1120中将施予具有8伏特脉冲高度与120纳秒脉冲宽度的重置脉冲。 继之，步骤1130将施予具有相同电压极性的第三与第四电压脉冲至存储器元件，且两脉冲 间隙为30纳秒。根据图IIC所示的简化时序图，步骤1130中第三电压脉冲具有5. 5伏特 脉冲高度与250纳秒脉冲宽度，而第四电压脉冲具有3. 85伏特脉冲高度与250纳秒脉冲宽 度。接着步骤返回至步骤IIOO。 图11D绘示根据图11A每个步骤测量穿过存储器元件的电流的测量结果。
图IIE绘示根据图IIA每个步骤测量存储器元件的电阻的测量结果。如图IIE资 料所示，步骤110中使用不同极性电压脉冲的设置操作可以达成存储器单元的设置，其中 两脉冲间隙为30纳秒，然而步骤1130的操作则无法设置装置。 图12A绘示桥式存储单元的操作流程图，用以决定图10的时序图中，最大可接受 的间隙1010。根据图12B与图12C的测量结果，桥式存储单元包括掺杂约8%的硅氧化物 于Ge2Sb2Te5，且存储单元具有45纳米宽度、5纳米厚度与50纳米长度。
在步骤1200中，施予具有6. 5伏特脉冲高度与120纳秒脉冲宽度的重置脉冲。接 着于步骤1210中施予第一电压脉冲与第二电压脉冲，其中第一电压脉冲具有5.5伏特脉冲 高度与250纳秒脉冲宽度，而第二电压脉冲具有3. 85伏特脉冲高度与250纳秒脉冲宽度。 另一方面，持续操作步骤1210，使得第一与第二电压脉冲之间的间隙在从0纳秒开始增加 至最大800纳秒。 一旦间隙到达800纳秒时，持续操作步骤1210并将间隙减少至0纳秒。
图12B绘示根据图12A每个步骤测量存储单元的电阻的测量结果。在图12B的测 量结果，间隙小于200纳秒(图12B中区域A)则可以充分设置装置。间隙介于200纳秒与 500纳秒之间(图12B中区域B)则可以适当地设置装置。然而当间隙大于500纳秒(图 12B中区域C)则无法设置装置。在图12B中间隙最大至500纳秒，而小于或等于200纳秒 较适当，而此意味着残余效应并非寄生电容效应。这是因为寄生电容效应可于很短的纳秒之内平息。 用以设置的电压脉冲之间最大间隙可最作为安定时间。安定时间为相变材质于相 转换时瞬间残余效应的时间，其中第一电压脉冲引起瞬间残余效应，而相转换由第二电压 脉冲引起。举例来说，残余效应可包括温度转变及/或相变材质的自由载子浓度。安定时 间随着实施例有所不同，且可依据经验决定。根据上述，代表性的安定时间大约为小于500 纳秒。 图12C绘示根据第一与第二电压脉冲之间不同间隙值以测量穿过存储单元的电 流测量结果。请参照图12C，第二电压脉冲诱导的电流量随着间隙增加而减少。这意味着第 一电压脉冲所产生的瞬间残余效应可能与瞬间自由带电载子相关，其中第一电压脉冲于相 变材质激化瞬间自由带电载子，且于设置操作中一段时间(典型来说约百余纳秒内)内平 息。理论上来说，第一电压脉冲会暂时增加相变材质的自由带电载子浓度。除此之外，若于 第二电压脉冲内增加自由带电载子浓度，则会诱导足够的电流使得相变材质相转换至较低 电阻状态。当电压脉冲间之间隙增加时，相变材质中激化自由带电载子数目则会减少。
举例来说，假设存储器元件具有初始临界电压，由第一电压脉冲于于存储器元件 诱导的激化自由带电载子，可导致临界电压暂时降低。当电压脉冲间之间隙增加时，激化自 由带电载子将会减少，且临界电压将会返回增加至原本的临界电压。只要第二电压脉冲启 始够快以利用第一脉冲的瞬间残余效应，则暂时降低的临界电压可以使得第二电压脉冲使 用时，第二电压脉冲可以具有小于存储器元件初始临界电压的脉冲高度。举例来说，具有小 于70%初始临界电压的存储器元件，可以利用第二电压脉冲而设置到较低电阻状态，其中 这第二电压脉冲的脉冲高度约小于70%的原本临界电压。 本实施例所述的设置操作包括具有不同极性的第一与第二电压脉冲，用以克服微 小桥式存储单元难以设置的特性。惟设置操作可以用在其它形式的存储单元，例如基于承 受大量热电效应导致相变材质非对称升温。可承受难以设置特性的典型结构在相变材质 中，具有相当长的电流路径，且相变材质的切面相对小于电流路径长度。典型结构亦具有主 动区，而在设置操作下，主动区的升温区是远离与相变材质接触的电极。
使用设置操作的典型单元可为桥式单元与支柱单元，其中桥式单元的厚度约为 3-20纳米，而支柱单元的直径约为3-20纳米。更进一步而言，这些难以设置的存储单元的 相变材质可为GexSbyTez与GexTey。这些相变材质于成核支配时转换至设置状态，其中晶化 的过程从材质的多个区域开始。 图13绘示用以克服难以设置特性的集成电路1300的简化方块图。集成电路1300 包括存储单元的存储器阵列1305，其中存储单元具有可程序为多个电阻状态的相变存储器 元件，电阻状态包括较低电阻状态与较高电阻状态。方块1310中字符线译码器通过字符线 1315电性耦接于存储器阵列1305的行，其中字符线译码器利用不同极性模式的第一与第 二电压脉冲据以读取、重置、重置验证、设置验证与设置。位线(列)译码器1320通过位线 1325电性耦接于阵列1305的列，用以读取与程序化阵列1305中的存储单元(未绘示)。
地址通过总线1360传输至方块1310中字符线译码器与驱动器以及位线译码器 1320。包括电压及/或电流源的方块1330的侦测电路(侦测放大器)与输入资料结构通 过资料总线1335耦接至位线译码器1320，其中电压及/或电流源用以读取与程序化模式。 资料由资料输入线1340从集成电路1300的输出/入端口传输至方块1330的输入资料结构，亦可从其它集成电路1300内部或外部资料来源传输。集成电路1300可包括其它电路 1365，例如通用处理器、特殊专用电路，或是多个模块结合，其中多个模块结合可提供阵列 1305可支持的系统单芯片功能。资料由资料输出线1345从方块1330中侦测放大器传输至 集成电路1300的输出/入端口，亦可传输至其它集成电路1300内部或外部资料终端。
集成电路1300包括控制器1350，控制器1350利用具有不同极性模式的第一与第 二电压脉冲，据以读取，重置，重置验证，设置验证与设置，其中不同极性模式为阵列1305 中存储单元的不同极性模式。本实施例中控制器1350利用偏压配置状态机完成，并用以 控制偏压电路电压与电流源1355以进行偏压配置的应用，例如读取、设置或重置字符线 1315、位线1325及其它实施例的源极线路。控制器可以利用已知的特殊专用逻辑电路完 成。而在其它的实施例中，控制器1350包括通用处理器，其中通用处理器可利用相同的集 成电路完成以执行计算机程序，并控制装置操作。除此之外在其它的实施例中，控制器1350 的实施方式可采用特殊专用逻辑电路及通用处理器。 请参照图14，阵列1305中每个存储单元包括存取晶体管(其它存取装置例如二极 管)以及相变存储器元件。图14中四个存储单元1430、 1432、 1434与1436各自具有存储 器元件1446、 1448、 1450与1452，其中阵列可包括百万个存储单元，而本实施例以四个存储 单元为代表。存储器元件可程序化为多个电阻状态，包括较低及较高电阻状态。
存储单元1430、 1432、 1434与1436中每个存取晶体管的源极共同耦接于源极线 1454，而源极线1454终端连接至源极线终端1455，其中源极线终端1455例如接地端。在其 它的实施例中，存取装置的源极线虽然并不电性连接，但可个别独立控制。源极线终端1455 可包括偏压电路，例如电压源或电流源。其它实施例中，源极线1454可连接至用以施予偏 压配置的译码电路。 多个字符线1456与1458以第一方向平行延展。字符线1456与1458电性导通
于方块1310的字符线译码器。存储单元1430与1434中存取晶体管的栅极耦接于字符线
1456，而存储单元1432与1436中存取晶体管的栅极耦接于字符线1458。 多个位线1460与1462以第二方向平行延展并电性导通于位线译码器1320。根据
本实施例所示每个存储器元件安排于相对应的存取装置漏极与位线之间。另一方面，存储
器元件可相对应配置于存取装置的源极侧。 存储器阵列1305并不限于图14所规划的阵列，亦可配置额外的阵列。除此之外， 在其它实施例中除了可以采用MOS晶体管之外，亦可采用双极晶体管。
在操作阵列1305中每个存储单元部分，储存资料为依据相对应存储器元件的电 阻状态。举例来说，资料值的可利用方块1330中侦测放大器而获得，也就是比较位线的电 流与适当的参考电流而获得，其中位线用以选择存储单元。参考电流可利用预定电流范围 以对应于逻辑"0"，利用差异电流范围以对应于"1"。在具有三个以上状态的存储单元上， 位线的不同电流可根据参考电流以对应于三个以上状态。 读取或写入阵列1305的存储单元可利用施予适当电压且耦接位线至电压完成， 使得电流穿过被选择的存储单元，其中适当电压可施予于字符线1456与1458其中之一，位 线1460与1462之一可进行耦接。以存储单元1432及对应的存储器元件1460为例，位线 1460、字符线1458与源极线1454上施予电压，使得电流路径1480穿过存储单元1432，据以 开启存储单元1432的存取晶体管，并诱导电流从位线1460经由路径1480至源极线1454，
12且这流向可以相反。施予电压的位准与期间根据所进行的操作。 在存储单元1432的重置(擦除)操作中，字符线译码器1310协助提供字符线1458 一个适当的电压，据以开启存储单元1432的存取晶体管。位线译码器1320协助提供至少 一个适当振幅与期间的电压脉冲至位线1460，据以诱导电流穿过存储器元件1448，并使得 至少一部份的主动区将加热高于存储器元件1448的相变材质的转换温度，且加热高于融 化温度以配置至少一部份的主动区于液态状态。接着终止电流，其中终止电流可采用终止 位线1460的电压脉冲与字符线1458的电压，使得当主动区快速地冷却以稳定至非晶相时， 能有较快的平息时间。 在存储单元1432的设置(侦测)操作中，字符线译码器1310协助提供字符线1458 一个适当的电压，据以开启存储单元1432的存取晶体管。位线译码器1320协助提供至少 一个适当振幅与期间的电压脉冲至位线1460，据以诱导电流穿过存储器元件1448，且不使 得存储器元件1448于电阻状态时经历相变。字符线1460与存储器元件1448上的电流根 据存储单元1432的存储器元件的电阻与所储存的资料状态而定。举例来说，存储单元的资 料状态可利用方块1330中侦测放大器而获得，也就是比较位线1460的电流与适当的参考 电流而获得。 在资料储存于存储单元1430的设置操作上，请参照图13，以偏压电路电压与电流 源1355为例，耦接于阵列1305的偏压电路施予设置偏压配置，其中设置偏压配置包括施予 至少一个脉冲至位线1460及/或字符线1456及/或源极线1454，据以诱导电流行经路径 1480。利用具有不同极性的第一与第二电压脉冲跨过存储器元件1448，可改变存储器元件 1448的电阻状态，从较高电阻状态至较低电阻状态。 本实施例所述的存储单元包括相变存储器材质，相变存储器材质包含硫族化合物 或其它存储器元件材质。硫族化合物包括氧(0)、硫(S)、硒(Se)与碲(Te)任何一个，也就 是周期表部分IVA族。硫族化合物包含硫族与正电性元素或原子团的化合物。硫族合金包 含硫族与其它例如过渡金属的组合。硫族合金通常包含周期表中只少一个IVA族的元素， 例如锗(Ge)与锡(Sn)。 一般来说硫族合金包括组合物，其中组合物包含至少一个锑(Sb)、 镓(Ga)、铟(In)与银(Ag)。相关技术文献提出许多相变存储器材质，包括合金物Ga/Sb、 In/Sb、 In/Se、 Sb/Te、 Ge/Te、 Ge/Sb/Te、 In/Sb/Te、 Ga/Se/Te、 Sn/Sb/Te、 In/Sb/Ge、 Ag/In/ Sb/Te、 Ge/Sn/Sb/Te、 Ge/Sb/Se/Te与Te/Ge/Sb/S。在Ge/Sb/Te合金物的家族里，许多合 金合成物可以采用。合成物具有特征T GebSbk。—(a+b)。先前研究者指出有用的合金的沉积 材质，其中沉积材质的Te平均浓度小于70%。 Te平均浓度一般约低于60%，或从23%至 58 % ，且较佳约为48 %至58 % 。 Ge于材质的平均浓度约大于5 % ，或从8 %至30 % ， 一般 约小于50%。较佳的Ge浓度约从8X至40X。另一方面，合成物中另一个主要的构成元 素为Sb。上述百分比是依据构成元素中原子的比例(美国专利第5687112号)。其它研 究者所提出的合金物包括Ge2Sb2Te5、 GeSb2Te4与GeSb4Te7 (Noboru Yamada， "Potential of Ge_Sb_TePhase_Change Optical Disks for High_Data_Rate Recording", SPIEv. 3109， pp. 28-37(1997))。更进一步而言，例如铬(Cr)、铁(Fe)、镍(Ni)、铌(Nb)、钯(Pd)、钼(Pt) 或其合金混和物的过渡金属，可与Ge/Sb/Te组合，以形成相变合金物，且相变合金物具有 可程序化电阻的特性。本实施例可结合美国专利第5687112的第11-13列所举例的存储器 材质。
在其它实施例中，硫族化合物与其它相变材质可掺杂硫族杂质以改变导电性、转换温度、融化温度以及其它存储器元件的特性。典型用于掺杂硫族的杂质包括氮、硅、硅氧化物、硅氮化物、铜、银、金、铝、铝氧化物、钽、钽氧化物、钽氮化物、钛、钛氧化物。请参见美国专利第6800504号与美国专利公开案第2005/0029502号。 相变合金物可以在第一构造状态与第二构造状态之间切换，其中材料于第一构造状态时为普通固态非晶相，而材料于第二构造状态时为普通固态晶相，而普通固态晶相在单元的主动信道区内局部排序。这些合金物至少为双稳态。非晶相用以描述较少排序的结构，或比单一晶体更无序的结构，且非晶相具有可被侦测的特性，例如比晶相具有较高电阻。晶相用以描述较多排序的结构，或比单一非晶体更有序的结构，且晶相具有可被侦测的特性，例如比晶相具有较低电阻。 一般来说，相变材质可于局部秩序的不同可侦测状态中电性切换，其中局部秩序横跨的质谱介于非晶态与完全晶态之间。非晶相与晶相之间的转变影响材质其它的特性，例如原子排序、自由电子密度与激化能量。材质可切换至不同固态相或两个以上固态相的组合，并提供介于完全非晶态至完全晶态的灰阶。材质的电气特性据此而改变。 相变合金物可利用电性脉冲从一个相状态转变至另一个相状态。根据观察，具有高振幅的短脉冲易于转变相变材质至普通非晶态。具有低振幅的长脉冲易于转变相变材质至普通晶态。在较高振幅且较短脉冲的能量部分，振幅至少高于晶态结构被破坏的界限，短脉冲须要够短以避免原子重排至晶态。除此之外，无须过度的实验便可以决定适当脉冲的波形，尤其用于特殊相变合金物。后述部分中所述相变材质可参照GST，且其它型态的相变材质亦可使用。Ge^VTe5适用于实施相变存储器。 形成硫族化合物材质的示范方法可利用化学气相沉积，例如美国专利公开案第2006/0172067号，本实施例可结合此专利公开案。 真空或N2大气之后沉积退火处理可以选择性利用，据以，据以改善硫族化合物材
质的结晶状态。退火温度一般从IO(TC至40(TC，且退火时间少于30分钟。 虽然本发明已以示范实施例揭露如上，然其并非用以限定本发明，任何所属技术
领域中具有通常知识者，在不脱离本发明的精神和范围内，当可根据上述的示范实施例所
教导、揭露或暗示的内容作些许的更动与润饰，故本发明的保护范围当视权利要求范围所
界定的为准。
权利要求
一种操作存储单元的方法，其中该存储单元包括一相变存储器元件，该相变存储器元件可程序化至多个电阻状态，所述电阻状态包括一较高电阻状态与一较低电阻状态，该操作存储单元的方法包括施予一偏压配置至该存储单元以将所述电阻状态从该较高电阻状态改变至该较低电阻状态，其中施予该偏压配置至该存储单元包括施予该相变存储器元件的一第一电压脉冲与一第二电压脉冲，且该第二电压脉冲的电压极性不同于该第一电压脉冲。
2. 如权利要求1所述的操作存储单元的方法，其中该存储单元还包括一第一电极与一 第二电极，该相变存储器元件电性耦接该第一电极至该第二电极，该相变存储器元件具有 与该第一电极与该第二电极相隔的一主动区。
3. 如权利要求1所述的操作存储单元的方法，其中该存储单元还包括一第一电极、一 第二电极与一介电间隙物，其中该介电间隙物介于该第一电极与该第二电极之间，该相变 存储器元件包括跨过该介电间隙物的一相变材质电桥以接触该第一电极与该第二电极，该 相变存储器元件在该第一电极与该第二电极之间定义出一极间路径，该极间路径的长度由 该介电间隙物的宽度决定。
4. 如权利要求1所述的操作存储单元的方法，其中该相变存储器元件包括一成核支配 相变材质。
5. 如权利要求1所述的操作存储单元的方法，其中该第一电压脉冲与该第二电压脉 冲各自具有前缘与后缘，该第二电压脉冲的前缘与该第一电压脉冲的后缘差距不超过5纳 秒。
6. 如权利要求1所述的操作存储单元的方法，其中该第一电压脉冲与该第二电压脉冲 具有一间隔，该间隔小于该第一电压脉冲的残余效应的一安定时间；该第一电压脉冲与该 第二电压脉冲具有小于或等于200纳秒的一间隔。
7. 如权利要求1所述的操作存储单元的方法，其中该第一电压脉冲与该第二电压脉冲 具有各自的脉冲高度与脉冲宽度，该第二电压脉冲的脉冲高度小于或等于该第一电压脉冲 的脉冲高度；该第二电压脉冲的脉冲高度与该第一电压脉冲的脉冲高度的比值介于0. 5至 l之间。
8. 如权利要求7所述的操作存储单元的方法，其中该第二电压脉冲的脉冲高度小于相 变存储器元件的一临界电压。
9. 一种存储器装置，包括一存储单元，包括一相变存储器元件，该相变存储器元件可程序化至多个电阻状态，所 述电阻状态包括一较高电阻状态与一较低电阻状态；以及一偏压电路，用以施予一偏压配置至该存储单元以将所述电阻状态从该较高电阻状态 改变至该较低电阻状态，其中该偏压配置包括施予该相变存储器元件的一第一电压脉冲与 一第二电压脉冲，且该第二电压脉冲的电压极性不同于该第一 电压脉冲。
10. 如权利要求9所述的存储器装置，其中该存储单元包括一第一电极与一第二电极， 其中该相变存储器元件电性耦接该第一电极至该第二电极，该相变存储器元件具有与该第 一电极与该第二电极相隔的一主动区。
11. 如权利要求9所述的存储器装置，其中该存储单元包括一第一电极、一第二电极与 一介电间隙物，其中该介电间隙物介于该第一电极与该第二电极之间，该相变存储器元件包括跨过该介电间隙物的一相变材质电桥以接触该第一电极与该第二电极，该相变存储器 元件在该第一电极与该第二电极之间定义出一极间路径，该极间路径的长度由该介电间隙 物的宽度决定。
12. 如权利要求9所述的存储器装置，其中该相变存储器元件包括一成核支配相变材质。
13. 如权利要求9所述的存储器装置，其中该第一电压脉冲与该第二电压脉冲具有各 自前缘与后缘，该第二电压脉冲的前缘与该第一电压脉冲的后缘差距不超过5纳秒。
14. 如权利要求9所述的存储器装置，其中该第一电压脉冲与该第二电压脉冲具有一 间隔，该间隔小于该第一电压脉冲的残余效应的一安定时间；该第一电压脉冲与该第二电 压脉冲具有小于或等于200纳秒的一间隔。
15. 如权利要求9所述的存储器装置，其中该第一电压脉冲与该第二电压脉冲具有各 自的脉冲高度与脉冲宽度，该第二电压脉冲的脉冲高度小于或等于该第一电压脉冲的脉冲 高度；该第二电压脉冲的脉冲高度与该第一电压脉冲的脉冲高度的比值介于O. 5至l之间。
16. 如权利要求15所述的存储器装置，其中该第二电压脉冲的脉冲高度小于相变存储 器元件的一临界电压。
全文摘要
一种存储器装置与操作此装置的方法。所述方法包括施予偏压配置至存储单元以改变电阻状态从较高电阻状态至较低电阻状态，其中施予偏压配置至存储单元包括施予跨过相变存储器元件的第一电压脉冲与第二电压脉冲，其中第二电压脉冲的电压极性不同于第一电压脉冲。
文档编号G11C11/56GK101777380SQ200910166450
公开日2010年7月14日 申请日期2009年8月17日 优先权日2009年1月12日
发明者陈逸舟 申请人:旺宏电子股份有限公司