专利名称：一种静态随机存储单元的制作方法
技术领域：
本发明涉及半导体技术领域，特别涉及一种抗单粒子翻转效应的静态随机存储单
J Li ο
背景技术：
静态随机存储单元(SRAM单元)是最常用的半导体存储器，它具有速度快，功耗低等优点。目前业界最常见SRAM单元结构为六管SRAM，如图I所示，它由6个晶体管组成。其中PMOS晶体管Pll和NMOS晶体管Nll构成第一反相器INVl，PMOS晶体管P22和NMOS晶体管N22构成第二反相器INV2。两个反相器交叉互锁，即第一反相器INVl的输出端SI 与第二反相器INV2的输入端$ (即PMOS晶体管P22和NMOS晶体管N22的栅极)相连，
INV2的输出端S2与INVl的输入端Q (即PMOS晶体管Pll和NMOS晶体管Nll的栅极)相连。第一反相器INVl的输出端SI通过第二传输门晶体管N24与位线I相连，第二反相器INV2的输出端S2通过第一传输门晶体管N13与位线BL相连，而两个传输门晶体管均为NMOS管，其栅极均由字线WL控制，当字线WL为高电位“ I ”时，传输门晶体管导通，SRAM单兀进入读与状态。然而，当SRAM单元工作于辐射环境中时，高能粒子轰击单元的敏感区域会引发单粒子效应，其中单粒子翻转效应是SRAM在航空领域应用时失效的主要原因。具体来说，如图I所示，当高能粒子轰击与第一反相器INVl的输出端SI或第二反相器INV2的输出端S2连接的MOS器件的反偏PN结上时，输出端SI或S2上会产生并积累大量的空穴和电子对，在电场作用下，这些空穴和电子会产生较大的瞬态电流，可能会导致存储单元的状态翻转，通常称为“单粒子翻转”。为了提高SRAM抗单粒子翻转性能，通常需要对SRAM单元进行加固，常用的方法是在SRAM单元的两个反相器之间增加反馈元件，以延长存储状态翻转的延迟时间，从而使得高能粒子轰击产生的积累电荷得到有效释放。电阻加固是一种常见的提高SRAM抗单粒子翻转性能的方法，如图2所示，假设在某一静态存储状态下，假设此时SRAM单元处于保持状态“0”，则第一反相器的输入端Q以及第二反相器的输出端S2为低电位，第一反相器的输
出端5以及第二反相器的输入端SI为高电位，此时NMOS晶体管Nll和PMOS晶体管P22管
截止，NMOS晶体管N22和PMOS晶体管Pll导通。因为截止的晶体管的漏区是敏感节点，当高能粒子轰击截止的NMOS晶体管Nll的漏区(SI点)时，NMOS晶体管Nll漏极电位会降低。但是由于反馈电阻Rl和R2的存在，使得从第一反相器输出端SI至第二反相器输入端
Q的反馈时间延长，以致在第二反相器输入端^的电压改变之前， OS晶体管Nll的漏极
所积累的电荷已经充分放电，通过PMOS晶体管Pll重新恢复到高电位，从而达到抑制翻转的目的。除了增加反馈电阻之外，还可进一步增加反馈电容，如图3所示，通过在两个反相器之间引入RC延迟单元可以更有效地延长两个反相器发生存储状态翻转的延迟时间，从而保证高能粒子轰击所产生的积累电荷通过两个反馈电容Cl和C2得到有效放电，于是进一步增强了抑制单粒子翻转的作用。虽然在SRAM单元中引入电阻或电容可以有效地实现抑制单粒子翻转的目的，但是不难发现，在两个反相器之间增加电阻或电容必然会极大地降低SRAM单元的读写速度。通常情况下，为了能够有效地抑制单粒子翻转，SRAM单元中引入的反馈电阻需要达到兆欧姆量级，这种高阻元件使得SRAM的读写稳定性难以保证。
发明内容
本发明的主要目的在于克服现有技术的缺陷，提供一种静态随机存储单元，不仅能够有效提高SRAM单元抗单粒子翻转的能力，更能够保证SRAM单元在读写状态时具有较高的读写速度。为达成上述目的，本发明提供一种静态随机存储单元，包括第一反相器与第二反·相器，第一反馈电阻，第一反馈晶体管，与所述第一反馈电阻并联耦接于所述第一反相器的输出端与所述第二反相器的输入端；第二反馈电阻；以及第二晶体管，与所述第二反馈电阻并联耦接于所述第一反相器的输入端与所述第二反相器的输出端。根据本发明的静态随机存储单元，还包括第一 NMOS传输门晶体管，其源极耦接所述第一反相器的输入端，漏极耦接第一位线，栅极耦接字线；第二 NMOS传输门晶体管，其源极耦接所述第二反相器的输入端，漏极耦接第二位线，栅极耦接所述字线。根据本发明的静态随机存储单元，所述第一反馈晶体管及所述第二反馈晶体管的栅极耦接字线。根据本发明的静态随机存储单元，所述第一反相器包括第一 PMOS晶体管与第一NMOS晶体管，所述第一 PMOS晶体管的源极接电源，所述第一 NMOS晶体管的源极接地，所述第一 PMOS晶体管的漏极与所述第一 NMOS晶体管的漏极耦接作为所述第一反相器的输出端，所述第一 PMOS晶体管的栅极与所述第一 NMOS晶体管的栅极耦接所述第一 NMOS传输门晶体管的源极。根据本发明的静态随机存储单元，所述第二反相器包括第二 PMOS晶体管与第二NMOS晶体管，所述第二 PMOS晶体管的源极接电源，所述第二 NMOS晶体管的源极接地，所述第二 PMOS晶体管的漏极与所述第二 NMOS晶体管的漏极耦接作为所述第二反相器的输出端，所述第二 PMOS晶体管的栅极与所述第二 NMOS晶体管的栅极耦接所述第二 NMOS传输门晶体管的源极。根据本发明的静态随机存储单元，还包括第一反馈电容，耦接所述第一反相器的输出端与地；第二反馈电容，耦接所述第二反相器的输出端与地。根据本发明的静态随机存储单元，所述第一反馈晶体管和所述第二反馈晶体管为NMOS 管。本发明的优点在于可以有效延长SRAM单元发生存储状态翻转的延迟时间，起到抑制单粒子翻转的作用，另一方面更能够同时保证该SRAM单元具有较高的读写速度，以改善现有技术中高阻元件影响SRAM单元读写稳定性的缺陷。
图I为现有技术中六管SRAM单元。图2为现有技术中带电阻加固的六管SRAM单元。图3为现有技术中带电阻和电容加固的六管SRAM单元。图4为本发明一实施例带电阻加固的八管SRAM单元。图5为本发明一实施例带电阻和电容加固的八管SRAM单元。
具体实施例方式为能够更了解本发明的技术内容，特举例优选的具体实施例说明如下。请参考图4，其显示本发明一实施例的静态随机存储单元的结构示意图。 本发明的静态随机存储单元包括第一反相器INVl，第二反相器INV2，NMOS传输门晶体管N13、N24，反馈电阻Rl、R2和反馈晶体管Tl、T2。其中第一反相器包括NMOS管NI I 和 PMOS 管 Pl I，第二反相器 INV2 包括 NMOS 管 N22 和 PMOS 管 P22。NMOS 管 NI I 和 PMOS管Pll的漏极连接在一起作为第一反相器INVl的输出端SI。反馈电阻Rl和反馈晶体管
Tl并联耦接于第一反相器INVl的输出端SI与第二反相器INV2的输入端J ,也即是反馈晶
体管Tl的一个源/漏极与反馈电阻Rl的一端一起连接至输出端SI，反馈晶体管T I另一
个源/漏极与反馈电阻Rl的另一端一起连接至输入端$。同样的，NMOS管N22和PMOS管
P22的漏极连接在一起作为第二反相器INV2的输出端S2。反馈电阻R2和反馈晶体管T2并联耦接于第二反相器INV2的输出端S2与第一反相器INVl的输入端Q，也即是反馈晶体管T2的一个源/漏极与反馈电阻R2的一端一起连接至输出端S2，反馈晶体管T2另一个源/漏极与反馈电阻R2的另一端一起连接至输入端Q。从而，两个反相器INV1、INV2通过反馈电阻R1、R2和反馈晶体管T1、T2交叉相连，形成互锁回路。反馈晶体管Τ1、Τ2的栅极与字线WL相连。两个反相器的PMOS晶体管Ρ11、Ρ22的源极与电源VDD相连，NMOS晶体管Nil、N22的源极与地VSS相连。PMOS晶体管Pll与NMOS晶体管Nll的栅极连接在一起作为第一反相器INVl的输入端Q。NMOS传输门晶体管N13的源极耦接输入端Q，漏极耦接位线BL，栅极耦接字线WL。PMOS晶体管P22与WOS晶体管N22的栅极连接在一起作为第二
反相器INV2的输入端J。NMOS传输门晶体管N24的源极耦接输入端0，漏极耦接位线·
，栅极耦接字线WL。以下将对带电阻加固的八管SRAM单元的具体工作方式进行详细说明。由于NMOS传输门晶体管NI3和N24的栅极均由字线WL控制，当WL为高电位“I”时，传输门晶体管N13和N24导通，SRAM进行存储信号的读写操作；当WL为低电位“O”时，传输门晶体管NI3和N24截止，SRAM处于静态存储状态。当SRAM单元工作于静态存储状态时，此时WL为低电位“0”，反馈晶体管Tl和T2均处于截止状态，第一反相器INVl和第二反相器INV2之间的延迟反馈功能主要由反馈电阻R1、R2实现。假设此时SRAM单元处于保持状态“1”，则第一反相器INVl的输入端Q为高电位，PMOS管Pll截止而NMOS管Nll导通，输出端SI为低电位；第二反相器INV2的输入端^处于低电位，PMOS管P22导通而NMOS管N22截止，输出端S2为高电位。当SRAM单元受
到高能粒子轰击时，截止的晶体管的漏区为敏感节点，假定高能粒子轰击Pll管的漏区(SI点)，截止的PMOS管Pll漏极电位升高。但是由于反馈电阻Rl的存在，使得输出端SI至输
MmQ的反馈时间延长，以致在第二反相器输入端$的电压改变之前，PMOS管Pii的漏极
SI所积累的电荷已经充分放电，通过NMOS晶体管Nll重新恢复到低电位，第一反相器输出端SI点也重新恢复到低电位，从而达到抑制单粒子翻转的目的。当SRAM单元处于保持状态“O”时，反馈电阻Rl、R2同样可以实现有效抑制单粒子翻转的目的。因此，在SRAM单元处于静态存储状态时，本发明可以有效提升SRAM单元抗单粒子翻转的特性。当SRAM单元工作于读写状态时，字线WL处于高电位“1”，反馈晶体管Tl和T2均导通。由于反馈晶体管Tl和T2的沟道电阻通常远小于反馈电阻Rl和R2，此时第一反相 器INVl和第二反相器INV2之间(节点$和SI之间，以及节点Q和S2之间)的信号传输则
由反馈晶体管Tl和T2主导，SRAM的存储信号可在两个反相器的输入端和输出端之间高速传输，因而从根本上消除了反馈电阻Rl和R2对SRAM单元读写速度的影响。如图5所示,在本发明另一实施例中,静态随机存储单元还包括反馈电容Cl、C2。反馈晶体管Tl的一个源/漏极与反馈电阻Rl的一端以及反馈电容Cl的一端一起连接至第一反相器INVl的输出端SI，反馈电容Cl的另一端接地VSS。反馈晶体管T2的一个源/漏极与反馈电阻R2的一端以及反馈电容C2的一端一起连接到第二反相器INV2的输出端S2，反馈电容C2的另一端接地VSS。如此一来，反馈电容Cl、C2和反馈电阻Rl、R2共同组成RC延迟单元，能够更有效延长SRAM单元发生存储状态翻转的延迟时间，起到抑制单粒子翻转的作用。同样的，当SRAM单元工作于静态存储状态时，反馈晶体管Tl和T2均处于截止状态，第一反相器INVl和第二反相器INV2之间的延迟反馈功能主要由反馈电阻Rl、R2和反馈电容C1、C2组成的RC延迟单元实现。假设此时SRAM单元处于保持状态“1”，则第一反相器INVl的输入端Q为高电位，PMOS管Pll截止而NMOS管Nll导通，输出端SI为低电位；
第二反相器INV2的输入端§处于低电位，PMOS管P22导通而NMOS管N22截止，输出端S2
为高电位。当SRAM单元受到高能粒子轰击时，截止的晶体管的漏区为敏感节点，假定高能粒子轰击Pll管的漏区(SI点)，截止的PMOS管Pll漏极电位升高。但是由于反馈电阻Rl
的存在，使得输出端SI至输入端0的反馈时间延长，以致在第二反相器输入端G的电压改
变之前，PMOS管Pll的漏极SI所积累的电荷已经通过反馈电容Cl充分放电，第一反相器输出端SI点重新恢复到低电位，从而达到抑制单粒子翻转的目的。当SRAM单元处于保持状态“O”时，反馈电阻R1、R2和反馈电容C1、C2组成的RC延迟单元同样可以实现有效抑制单粒子翻转的目的。当SRAM单元工作于读写状态时，带电容和电阻加固的八管SRAM单元工作方式与带电阻加固的八管SRAM单元相同，在此不作赘述。
综上，本发明所提出的静态随机存储单元，不仅能够有效提升SRAM单元抗单粒子翻转的特性，另一方面更可同时保证该SRAM单元具有较高的读写速度。虽然本发明已以较佳实施例揭示如上，然所述诸多实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利 要求书所述为准。
权利要求
1.一种静态随机存储单元，包括第一反相器与第二反相器，其特征在于，还包括 第一反馈电阻； 第一反馈晶体管，与上述第一反馈电阻并联耦接于上述第一反相器的输出端与上述第二反相器的输入端； 第二反馈电阻；以及 第二反馈晶体管，与上述第二反馈电阻并联耦接于上述第一反相器的输入端与上述第二反相器的输出端。
2.根据权利要求I所述的静态随机存储单元，其特征在于，还包括 第一 NMOS传输门晶体管，其源极耦接上述第一反相器的输入端，漏极耦接第一位线，栅极耦接字线； 第二 NMOS传输门晶体管，其源极耦接上述第二反相器的输入端，漏极耦接第二位线，栅极耦接上述字线。
3.根据权利要求2所述的静态随机存储单元，其特征在于， 上述第一反馈晶体管及上述第二反馈晶体管的栅极耦接上述字线。
4.根据权利要求3所述的静态随机存储单元，其特征在于，上述第一反相器包括第一PMOS晶体管与第一 NMOS晶体管，上述第一 PMOS晶体管的源极接电源，上述第一 NMOS晶体管的源极接地，上述第一 PMOS晶体管的漏极与上述第一 NMOS晶体管的漏极耦接作为上述第一反相器的输出端，上述第一 PMOS晶体管的栅极与上述第一 NMOS晶体管的栅极耦接上述第一 NMOS传输门晶体管的源极。
5.根据权利要求4所述的静态随机存储单元，其特征在于，上述第二反相器包括第二PMOS晶体管与第二 NMOS晶体管，上述第二 PMOS晶体管的源极接电源，上述第二 NMOS晶体管的源极接地，上述第二 PMOS晶体管的漏极与上述第二 NMOS晶体管的漏极耦接作为上述第二反相器的输出端，上述第二 PMOS晶体管的栅极与上述第二 NMOS晶体管的栅极耦接上述第二 NMOS传输门晶体管的源极。
6.根据权利要求5所述的静态随机存储单元，其特征在于，还包括 第一反馈电容，耦接上述第一反相器的输出端与地； 第二反馈电容，耦接上述第二反相器的输出端与地。
7.根据权利要求6所述的静态随机存储单元，其特征在于，上述第一反馈晶体管和上述第二反馈晶体管为NMOS管。
全文摘要
本发明公开了一种静态随机存储单元，包括第一反相器，第二反相器，第一反馈电阻，第二反馈电阻，第一反馈晶体管以及第二反馈晶体管，第一反馈电阻与第一反馈晶体管并联耦接第一反相器的输出端与第二反相器的输入端，第二反馈电阻与第二反馈晶体管并联耦接第一反相器的输入端与第二反相器的输出端。本发明可以有效提高静态随机存储单元抗单粒子翻转的能力，更可保证静态随机存储单元在读写状态时具有较高的读写速度。
文档编号G11C11/413GK102903386SQ20121034955
公开日2013年1月30日 申请日期2012年9月19日 优先权日2012年9月19日
发明者郭奥 申请人:上海集成电路研发中心有限公司