移位寄存器及其驱动方法和平板显示器件的制作方法
【专利摘要】本发明涉及一种移位寄存器及其驱动方法和采用这种移位寄存器构成栅驱动器的平板显示器件。该移位寄存器包括多个级和AH控制电路，每级具有上拉晶体管、下拉晶体管和触发器，这些级响应于开始信号和至少一个时钟信号，在一个水平周期内顺序地输出高电平的输出电压；该AH控制电路连接至多个级的输入端和输出端，以在一帧内控制所有级的输出信号成为高电平。移位寄存器能够响应于单独的开始信号和时钟信号，同时从每一级而非一级输出高电平的栅输出信号，这样就允许除了顺序驱动型补偿电路，还可将同时发光驱动型补偿电路应用于有机发光二极管器件或其它平板显示器件。
【专利说明】移位寄存器及其驱动方法和平板显示器件
【技术领域】
[0001]本发明涉及移位寄存器、尤其是构成栅驱动器的移位寄存器及其驱动方法和平板显示器件，所述栅驱动器设置在平板显示器件如有机发光二极管器件中，依次驱动每个像素。
【背景技术】
[0002]用于取代阴极射线管(CRT)的平板显示(FPD)器件的例子包括液晶显示(LCD)器件、场发射显示(FED)器件、等离子体显示面板(TOP)器件、可被称为电致发光显示(OELD)器件的有机发光二极管(OLED)器件等。
[0003]除其它特性外，OLED器件具有高亮度和低工作电压的特性，也是靠自身产生光线从而呈现高对比率且利用非常薄的外形实现显示的自发光器件。和IXD器件相比，OLED器件具有约几微秒(us)的快速响应时间，从而容易实现移动图像。OLED器件还具有视角不受限制和低温下稳定的优点。
[0004]上述OLED器件是电流驱动型的，通过控制流过显示面板上设置的有机发光二极管(OLED)中的电流来呈现图像的灰度。在电流驱动型中，由于控制OLED的驱动晶体管的特性偏差而引起污点缺陷(如模糊(mura))。因此，单独的补偿电路一般安装在显示面板内部，以补偿每个驱动晶体管的特性偏差。补偿电路是顺序补偿型的或者是同时发光驱动型的，顺序补偿型的补偿电路在按照一个水平周期(IH)顺序地补偿同一水平行的像素之后对这些像素进行驱动，同时发光驱动型的补偿电路在一帧内同时补偿并驱动显示面板上的每个像素。
[0005]在同时发光型中，驱动显示面板上的像素的栅驱动器通过对所有像素输出高电平(VGH)的栅输出电压(Vout)来导通驱动晶体管，数据驱动器在一帧内内输出预定的数据电压。然后，补偿电路感测流过每个驱动晶体管的电流，以确定每个驱动晶体管的数据电压的补偿水平。
[0006]这里，如图1所示，现有技术的栅驱动器包括具有多个级IST-nST的移位寄存器，这些级IST-nST和时钟信号CLK同步地将输出电压Vout输出至栅线。利用这一结构，在第一水平周期1H，第一级1ST接收开始信号Vst，以输出高电平的第一栅输出信号Vout 1，第二级2ST接收第一栅输出信号Voutl作为开始信号Vst,以输出高电平的第二栅输出信号Vout 2。因此，如果第一级1ST不输出第一栅输出信号Vout 1，则第二级2ST不能输出第二栅输出信号Vout 2。
[0007]S卩，现有技术的栅驱动器具有在一帧内按照一个水平周期(IH)顺序地输出栅输出信号Vout I至Vout η的结构。但是，这一结构具有的局限是，不能将同时发光型补偿电路应用于这一结构。
【发明内容】
[0008]因此，本发明的一个方面是提供一种移位寄存器及其驱动方法和具有这种移位寄存器的平板显示器件，所述移位寄存器通过采用设置在平板显示器件如有机发光二极管(OLED)上的移位寄存器经每一根栅线同时输出栅输出电压而能够采用同时发光型补偿电路。
[0009]为了实现这些目标和其它的优点，如在此具体和概括地所说明的，提供一种包括多个级和连接至多个级的输入端和输出端的AH控制电路的移位寄存器，每级具有上拉晶体管、下拉晶体管和触发器，这些级响应于开始信号和至少一个时钟信号，在一个水平周期内顺序地输出高电平的输出电压，AH控制电路在一巾贞内控制每一级的输出信号成为高电平。
[0010]AH控制电路可以包括:响应于第一浮动信号确定触发器的输出端的第一浮动兀件；响应于第二浮动信号确定触发器的输入端的第二浮动元件；响应于AH开始信号和AH时钟信号而在一帧内控制所有级的输出端都成为高电平的AH单元。
[0011]第一和第二浮动信号在大于一帧的周期内可以保持同一电压电平，而且可以是彼此反相的信号。
[0012]第一浮动元件可以包括第1-1浮动晶体管和第1-2浮动晶体管，第1-1浮动晶体管连接在上拉晶体管的栅极和地电压端之间，控制上拉晶体管在第一浮动信号具有高电平的周期内维持截止状态，第1-2浮动晶体管连接在下拉晶体管的栅极和地电压端之间，控制下拉晶体管在第一浮动信号具有高电平的周期内维持截止状态。
[0013]第二浮动元件可以包括第2-1浮动晶体管和第2-2浮动晶体管，第2-1浮动晶体管连接在开始信号端或者前一级的输出端和触发器的输入端之间，控制开始信号或者前一级的输出信号在第二浮动信号具有高电平的周期内被输入至触发器，第2-2浮动晶体管连接在触发器的时钟信号端和输入端之间，控制该时钟信号在第二浮动信号具有高电平的周期内被输入至触发器。
[0014]AH单元可以包括:连接至第一节点的第一电容；AH浮动晶体管,连接在第一节点和地电压端之间，响应于第二浮动信号将地电压施加至第一节点；第一和第二 AH晶体管，分别连接在第一电容和电源电压端之间，以及在第一电容和地电压端之间，在AH开始信号具有高电平的周期内，用基于电源电压和地电压之间的差值的电压电平给第一电容充电；第三AH晶体管，以二极管形式连接至AH时钟信号端；第四AH晶体管，连接在第三AH晶体管和第一电容之间，响应于被导通的第三AH晶体管，自举充入第一电容的电压电平；AH上拉晶体管，连接在第三AH晶体管和第二节点之间，响应于施加至第一节点的自举电压被导通，以通过第二节点输出AH时钟信号，作为对应级的输出信号；以及第二电容，连接在AH上拉晶体管和第一节点之间。
[0015]AH时钟信号可以具有和多个级的输出信号的高电平周期对应的高电平周期。
[0016]为了实现这些目标和其它的优点，如在此具体和概括地所说明的，提供一种驱动移位寄存器的方法，该移位寄存器包括多个级和AH控制电路，每级具有上拉晶体管、下拉晶体管和触发器，该AH控制电路连接至多个级的输入端和输出端，以在一帧内控制每一级的输出信号成为高电平，该方法包括:通过施加第一浮动信号确定多个级的触发器的输出端，通过施加第二浮动信号确定触发器的输入端，以及通过施加AH开始信号和AH时钟信号，在一巾贞内控制多个级的输出端成为高电平。
[0017]第一和第二浮动信号在大于一巾贞的周期内可以维持一种电压电平，而且可以是彼此反相的信号。
[0018]AH控制电路可以包括第1-1浮动晶体管和第1-2浮动晶体管，第1_1浮动晶体管连接在上拉晶体管的栅极和地电压端之间，第1-2浮动晶体管连接在下拉晶体管的栅极和地电压端之间。这里，该方法进一步包括通过施加高电平的第一浮动信号，控制下拉晶体管保持截止状态，以及控制上拉晶体管保持截止状态。
[0019]AH控制电路可以包括第2-1浮动晶体管和第2-2浮动晶体管，第2_1浮动晶体管连接在开始信号端或者前一级的输出端和触发器的输入端之间，第2-2浮动晶体管连接在触发器的时钟信号端和输入端之间。这里，该方法进一步包括通过施加高电平的第二浮动信号，控制开始信号或者前一级的输出信号被输入至触发器中；以及控制该时钟信号在第二浮动信号具有高电平的周期内被输入到触发器中。
[0020]AH控制电路可以包括连接至第一节点的第一电容；AH浮动晶体管，连接在第一节点和地电压端之间；第一和第二 AH晶体管，分别连接在第一电容和电源电压端之间，以及第一电容和地电压端之间；第三AH晶体管，以二极管形式连接至AH时钟信号端；第四AH晶体管，连接在第三AH晶体管和第一电容之间；AH上拉晶体管，连接在第三AH晶体管和第二节点之间；以及第二电容，连接在AH上拉晶体管和第一节点之间。这里，该方法进一步包括:响应于第二浮动信号，施加地电压至第一节点；通过施加高电平的AH开始信号，利用基于电源电压和地电压之间的差值的电压电平给第一电容充电；响应于被导通的第三AH晶体管，自举充入第一电容的电压电平；以及响应于施加至第一节点的自举电压，通过第二节点输出AH时钟信号，作为对应级的输出信号。
[0021]AH时钟信号可以具有和多个级的输出信号的高电平周期对应的高电平周期。
[0022]为了实现这些目标和其它的优点，如在此具体和概括地所说明的，提供一种包括液晶面板、栅驱动器以及数据驱动器的平板显示器件，所述液晶面板具有多根栅线和多根数据线，所述多根栅线和多根数据线彼此交叉以限定在交叉点上的像素；所述栅驱动器包括安装在液晶面板的一侧并且连接至栅线的移位寄存器，该移位寄存器包括多个级和AH控制电路，多个级在一个水平周期内顺序地输出高电平的输出信号至栅线；AH控制电路连接至多个级的输入端和输出端，在一帧内输出高电平的输出信号至所有栅线；数据驱动器设置在液晶面板的一侧，响应于输出信号将数据电压输出至数据线。
[0023]根据详细说明的优选实施例，移位寄存器能够响应于单独的开始信号和时钟信号，同时从每一级而非一级输出高电平的栅输出信号，这样就允许除了顺序驱动型补偿电路，还可将同时发光驱动型补偿电路应用于有机发光二极管器件或其它平板显示器件。
[0024]本发明更多的应用范围从下面给出的详细说明能够明显得知。但是，应该理解的是，指示本发明的优选实施例的详细说明和具体例子仅仅是说明性的，因为对本领域技术人员来说，从详细说明可以明显得到在本发明的精神和范围内作出的各种改变和修改。
[0025]附图简要说明
[0026]附图用于本发明的进一步理解，包含在申请文件中构成其一部分，图示本发明的实施例，和说明书一起解释本发明的原理。附图中:
[0027]图1是现有技术的平板显示器件中设置的栅驱动器的结构图；
[0028]图2是图1的栅驱动器的输入和输出信号的波形图；
[0029]图3A是根据实施例的、具有包含在栅驱动器中的移位寄存器的有机发光二极管(OLED)器件的完整结构图；
[0030]图3B是图3A中示出的OLED器件的一个像素的结构图；
[0031]图4A和4B是本发明的移位寄存器的实施例的视图；
[0032]图5是移位寄存器的两个相邻级n-lST和nST的等效电路图；
[0033]图6是施加到图5中示出的移位寄存器的信号波形图。
【具体实施方式】
[0034]现在参考附图详细说明实施例的移位寄存器及其驱动方法。下文中，通过说明移位寄存器设置在有机发光二极管(OLED)器件中的实施例描述本发明的技术结构，但是实施例的移位寄存器也可以应用于除了 OLED器件之外的其它类型的平板显示器件的栅驱动器。
[0035]图3A是根据实施例的、具有包含在栅驱动器中的移位寄存器的有机发光二极管(OLED)器件的完整结构图，图3B是图3A中示出的OLED器件的一个像素的结构图。
[0036]如图3A和3B所示，具有本发明的移位寄存器的OLED器件可以包括:显示图像的显示面板100 ;通过从外部系统接收定时信号产生控制信号以及排列和变换图像信号的定时控制器Iio ;在定时控制器110的控制下，以顺序方式和同时方式产生和输出栅输出电压Vout的栅驱动器120，以及用于产生和输出数据电压VDATA的数据驱动器130。
[0037]显示面板100可以包括在透明基板上以矩阵结构彼此交叉的多根栅线GL和多根数据线DL。每根栅线GL可以连接到栅驱动器120的输出端，每根数据线DL可以连接到数据驱动器130的输出端。像素PX可以被限定在各根线之间的每个交叉点上。
[0038]尽管未示出，每个像素PX可以连接到电源电压(VDD)线和地电压(VSS)线，电源电压(VDD)线和地电压(VSS)线还与数据驱动器130连接。
[0039]每个像素PX可以包括分别称为开关薄膜晶体管(TFT)SW-T和驱动薄膜晶体管(TFT)DR-T的至少两个薄膜晶体管、有机发光二极管(OLED)EL和电容Cl。
[0040]利用这一结构，在每个像素PX中，开关TFT SW-T可以响应于通过栅线GL输入的栅输出信号被导通，可以根据灰度将数据电压VDATA施加至驱动TFT DR-T的栅极，以使与数据电压VDATA对应的电流流过OLED EL,从而显示图像。
[0041]定时控制器110可以从外部系统接收用于期望显示的图像的信号RGB，和用于控制每个驱动器或类似部件的定时信号，如水平同步信号H、垂直同步信号V和时钟信号CLK
坐寸ο
[0042]响应于从外部系统发送的定时信号，定时控制器100可以产生用于驱动随后将要解释的栅驱动器120和数据驱动器130的各种控制信号GCS和DCS，并且将产生的控制信号GCS和DCS提供给每个驱动器120和130。定时控制器110还同时产生用于驱动全部像素PX的总栅控制信号ALL_CS，并且将产生的总栅控制信号ALL_CS提供给栅驱动器120。
[0043]尽管未示出，定时控制器110可以包括用于补偿像素PX的驱动TFT (DR-T)之间的特性偏差的补偿电路(未示出)。可以采用同时发光驱动法而不是顺序驱动法来驱动补偿电路，从而可以补偿驱动TFT DR-T的偏差。
[0044]栅驱动器120可以响应于从定时控制器110输入的栅控制信号GCS，将栅输出电压Vout提供给显示面板100上设置的多个像素PX。[0045]栅控制信号GCS可以包括栅起始脉冲(GSP)、栅移位时钟(GSC)、栅输出使能信号(GOE)等。
[0046]栅驱动器120的输出端可以连接至显示面板100的栅线GL。这使得高电平的栅驱动电压在每一个水平周期IH被顺序地输出，从而导通设置在与一根水平行对应的像素上的开关TFT Sff-T0因此，从数据驱动器130输出的数据电压VDATA可以被施加至每个像素PX 的驱动 TFT DR-T。
[0047]为了补偿驱动TFT DR-T的偏差，栅驱动器120可以在一帧内通过输出高电平的栅驱动电压至每一根栅线GL来导通每个开关TFT Sff-T0
[0048]数据驱动器130可以排列响应于从定时控制器110输入的数据控制信号DCS而输入的图像信号RGB，并且基于参考电压将该图像信号RGB变换为模拟形式的数据电压。数据电压可以通过被每一个水平周期IH锁存的每根数据线DL被同时施加至显示面板100。
[0049]数据控制信号DCS可以包括源起始脉冲(SSP)、源移位时钟(SSC)、源输出使能信号(SOE)等。
[0050]利用具有移位寄存器的平板显示器件的结构，定时控制器110可以响应于外部系统提供的定时信号，控制栅驱动器120和数据驱动器130。因此，栅驱动器120可以逐根栅线GL顺序地输出高电平的栅输出信号Vout至像素，与此同步，栅驱动器130可以利用每一根数据线DL输出数据电压VDATA，从而在显示面板100上显示图像。这里，在显示面板100上显示图像之前，首先补偿全部像素PX的驱动TFT DR-T的偏差。为了通过在操作开始时电连接每个像素PX来感测流过驱动TFT DR-T的电流，定时控制器110可以提供总栅控制信号ALL_CS至栅驱动器120。
[0051]总栅控制信号ALL_CS可以包括AH起始信号Vst_AH、AH时钟信号CLK_AH、第一和第二浮动信号FLl和FL2等。栅驱动器120可以在通常显示图像之前，在一帧内输出高电平的栅输出电压至每一根栅线GL，从而导通每个像素PX的开关TFT Sff-T0同时，数据驱动器130可以将预定的感测电压输出至每根数据线DL，补偿电路(未示出)可以感测流过驱动TFT DR-T的电流，从而确定每个像素的偏差。然后补偿电路可以基于每个像素的特性偏差计算补偿级别，并且将计算的值反映到用于显示图像的数据电压上。
[0052]以下将参考附图对优选实施例的移位寄存器的结构进行说明。
[0053]图4A和4B是示出本发明的移位寄存器的实施例的示图。
[0054]如图4A和4B所示，本发明的移位寄存器可以包括与时钟信号CLKl至CLK4同步地输出栅输出电压Vout至栅线的多个级1ST至nST。
[0055]尽管未示出，移位寄存器可以包括每个都具有上拉晶体管、下拉晶体管和触发器的多个级，并且被配置为响应于开始信号和至少一个时钟信号，在一个水平周期(IH)内顺序地输出高电平输出信号。移位寄存器还可以包括连接至多个级的输入端和输出端的AH控制电路，AH控制电路在一帧内控制每级的输出信号成为高电平。
[0056]下文中，作为本发明的结构，对与四个时钟信号CLKl至CLK4同步地被驱动的4相型移位寄存器(4-phase type shift register)的例子进行说明。但是，本发明的技术范围也可以应用于与2、3、或者6个时钟信号同步地被驱动的2相、3相或者6相型移位寄存器。
[0057]每级1ST至nST还可以接收AH开始信号Vst_AH、AH时钟信号CLK_AH、第一和第二浮动信号FLl和FL2以及常规的电源电压VDD和地电压VSS。
[0058]常规的开始信号Vst可以输入至第一级1ST，前一级的栅输出信号可以作为开始信号输入至其它级2ST至nST。
[0059]图4A示出了除第一级1ST之外的随后的级2ST至nST从前一级接收栅输出信号作为开始信号的结构。图4B示出了这样的结构，即第二级2ST之后的级3ST-nST反馈栅输出信号至那些已经通过从前一级之前的级接收栅输出信号而输出高电平的栅输出信号的级，从而能够在一帧内稳定地维持当前的栅输出信号，即对应级的低电平的栅输出信号。
[0060]尽管未示出，图4A和4B中示出的每一级1ST至nST可以包括构成典型的移位寄存器的触发器、上拉晶体管和下拉晶体管，还可以包括用于浮动那些晶体管的多个晶体管以及用于控制栅输出电压成为高电平的晶体管。
[0061]每一级1ST至nST可以基于AH栅控制信号ALL_CS，在补偿周期内浮动触发器的输入端/输出端。在补偿周期之后，第一级1ST可以接收开始信号Vst，以便在一个水平周期IH内输出第一栅输出信号Vout I,第二级2ST可以接收第一栅输出信号Vout I作为开始信号Vst,以便输出第二栅输出信号Vout 2。最后,第η级nST可以接收第η-1个栅输出信号作为开始信号，以便在每一巾贞内输出第η个栅输出信号Vout η。
[0062]下面，基于移位寄存器的等效电路图和施加的信号波形对移位寄存器的详细结构进行说明。
[0063]图5是移位寄存器的两个相邻级n-lST和nST的等效电路图，图6是施加到图5中示出的移位寄存器的信号波形的图形。
[0064]如图5和6所示，移位寄存器可以包括级n-lST和nST，每一级由一个上拉(pull-up)TFT SR_PU、一个下拉(pull-down)TFT SRJ3D 和一个触发器 FFl，FF2 构成，还包括响应于第一浮动信号FLl确定触发器FFl, FF2的输出端的第一浮动兀件,响应于第二浮动信号FL2确定至触发器FF1，FF2的输入端的第二浮动元件，以及响应于AH开始信号Vst_AH和AH时钟信号CLK_AH，在一个帧内控制多个级n_lST和nST的输出端都成为高电平的AH单元。
[0065]详细地，级n-lST和nST可以分别包括对应的触发器FFl和FF2。每个触发器FFl和FF2的输出端可以连接到上拉和下拉TFT SR_PU和SR_PD以及作为第一浮动元件的第
1-1浮动和第 1-2 浮动 TFT SR_FL1_T1 和 SR_FL1_T2。
[0066]每个触发器FFl和FF2的输入端可以连接到作为第二浮动元件第的2_1浮动和第
2-2浮动 TFT SR_FL2_T1 和 SR_FL2_T2。
[0067]上拉和下拉TFT SR_PU和SR_PD的输出端可以连接到AH上拉TFTAH_PU，第一到第四 AH TFT AH_T1、AH_T2、AH_T3 和 AH_T4，AH 浮动 TFT AH_FL2_T1 以及第一和第二 AH 电容AH_Cb 和 AH_Cst。
[0068]第一浮动元件可以包括第1-1和第1-2浮动TFT SR_FL1_T1和SR_FL1_T2。第1_1浮动TFT SR_FL1_T1可以连接在上拉TFT SR_PU的栅极和地电压端之间，从而控制上拉晶体管SR_PU在第一浮动信号FLl具有高电平的周期内保持截止状态。
[0069]第1-2浮动TFT SR_FL1_T2可以连接在下拉TFT SR_PD的栅极和地电压端之间，从而控制下拉TFT SR_PD在第一浮动信号FLl具有高电平的周期内保持截止状态。
[0070]第二浮动元件可以包括第2-1和第2-2浮动TFT SR_FL2_T1和SR_FL2_T2。第2_1浮动TFT SR_FL2_T1可以连接在开始信号(Vst)端或者前一级n_lST的输出端和触发器FF1、FF2的输入端之间，从而控制开始信号Vst或者前一级n-lST的输出信号Vout n_l在第二浮动信号FL2具有高电平的周期内被输入至触发器FF1、FF2。
[0071 ] 第2-2浮动TFT SR_FL2_T2可以连接在时钟信号(CLK1?CLK4)端和触发器FFl、FF2的输入端之间，从而控制时钟信号在第二浮动信号FL2具有高电平的周期内被输入至触发器。
[0072]AH 单元可以包括 AH 上拉 TFT AH_PU,第一到第四 AH TFT AH_T1，AH_T2, AH_T3 和AH_T4, AH 浮动 TFT AH_FL2_T1 以及第一和第二 AH 电容 AH_Cb 和 AH_Cst。
[0073]第一AH TFT AH_T1可以连接在第一电容AH_Cb和电源电压(VDD)端之间，第二AHTFT AH_T2可以连接在第一电容AH_Cb和地电压(VSS)端之间，从而在AH开始信号Vst_AH具有高电平的周期内，控制第一电容AH_Cb被基于电源电压(VDD)和地电压(VSS)之间的差值的电压电平充电。
[0074]第三AH TFT AH_T3可按照二极管方式与AH时钟信号(CLK_AH)端连接，第四AHTFT AH_T4可以连接在第三AH TFT AH_T3和第一电容AH_Cb之间。因此，当第三AH TFTAH_T3响应于被施加的高电平AH时钟信号CLK_AH而导通时，第四AH TFT AH_T4可以自举充入第一电容AH_Cst的电压电平。
[0075]AH上拉TFT AH_PU可以连接在第三AH TFT AH_T3和第二节点N2之间。AH上拉TFT AH_PU响应于施加至第一节点NI的自举电压而导通，以通过第二节点N2输出AH时钟信号CLK_AH，作为这些级的输出信号Vout η-1和Vout η。
[0076]第1-1ΑΗ浮动TFT AH_FL_T1可以连接在第一节点NI和地电压(VSS)端之间，以响应于第二浮动信号FL2，将地电压VSS施加至第一节点NI。
[0077]第一电容AH_Cb可以存储与电源电压VDD和地电压VSS之间的差值对应的电压电平，并且允许自举电压施加至AH上拉TFT AH_PU。
[0078]第二电容AH_Cst可以连接在AH上拉TFT AH_PU和第一节点NI之间，以在一帧IH内控制这些级的输出信号Vout η-1和Vout η维持高电平。
[0079]可以按以下方式驱动具有上述结构的移位寄存器。首先，当施加分别具有四个不同相位的第一到第四时钟信号CLKl至CLK4时，可通过使第二浮动信号FL2从高电平变成低电平而施加第二浮动信号FL2。因此可以使第2-1和第2-2浮动TFT SR_FL2_T1和SR_FL2_T2截止。由此可使触发器FFl的输入端S和R浮动。可同时使AH浮动TFT AH_FL2_Tl截止。由此可以使AH上拉TFT AH_PU的栅极和第一节点NI浮动。
[0080]当使第一浮动信号FLl从低电平变成高电平而施加第一浮动信号FLl时，第1_1和第1-2浮动晶体管SR_FL1_T1和SR_FL1_T2导通，触发器FF1、FF2的输出端Q和QB被复位为地电压VSS。
[0081 ] 因此，可使上拉和下拉TFT SR_PU和SR_PD截止，并可仅仅通过AH上拉TFT AH_PU的输出端输出栅输出信号Vout η-1。当在第一浮动信号FLl为高电平的周期内输入高电平的AH开始信号Vst_AH时，可使第一和第二 AH TFT AH_T1和AH_T2导通，从而利用电源电压VDD的电平和地电压VSS的电平对第一电容AH_Cb的两个电极充电。这里，施加至AH上拉TFTAH_PU的栅极的电压可为电源电压VDD的电平，而AH时钟信号CLK_AH的电平可为低电平。因此，施加至第二节点N2的电压电平可为低电平。[0082]接下来，当AH开始信号Vst_AH变为低电平时，可使AH上拉TFTAH_PU的栅极浮动。当AH时钟信号CLK_AH变为高电平时，二极管连接的第三AH TFT AH_T3和第四AH TFT AH_T4自举第一电容AH_Cb的一个电极的保持在地电压(VSS)电平的电压电平。因此，第一电容AH_Cb的另一电极的电源电压(VDD)电平也会增大。于是，施加至AH上拉TFT AH_PU的栅极的电压电平成为高于电源电压(VDD)电平的电压(VDD+a)电平，从而增大AH上拉TFTAH_PU的栅源电压Vgs。这可使得高电平的AH时钟信号CLK_AH在大于预定时间的一段时间内没有延迟和电平降低地被输出。这里，输出电压可施加到下一级nST的输入端，但第2-1浮动TFT SR_FL2_T1可处于截止状态。因此，下一级nST不会被驱动。
[0083]然后，当AH时钟信号CLK_AH变为低电平时，栅输出信号Vout n_l可变为低电平。当第一浮动信号FLl的电压电平从高电平变为低电平时，第1-1和第1-2浮动TFT SR_FL1_Tl和SR_FL1_T2会截止。
[0084]当第一浮动信号FLl为低电平而第二浮动信号FL2变为高电平时，AH浮动TFT AH_FL2_T1会导通，AH上拉TFT AH_PU的栅极，即第一节点NI会被复位为地电压VSS的电平，AH上拉TFT AH_PU的输出端被浮动。同时，第2_1和第2_2浮动TFT SR_FL2_T1和SR_FL2_T2会导通，因此开始信号Vst可输入到触发器FF2的输入端S,第四时钟信号CLK4可输入到输入端R。
[0085]随后的操作和上述例子相同。因此，第η级nST的栅输出信号Vout可被输出。
[0086]上述实施例举例说明了四相驱动的移位寄存器的操作，但是从晶体管可靠性或者模块驱动的角度考虑，2相到6相移位寄存器也是可以适用的。
[0087]上述实施例和优点仅仅是示例性的，并不构成对本发明的限定。本教导很容易应用于其它类型的装置。说明书为说明性的，不限制权利要求的范围。许多选择、修改和变更对本领域技术人员来说是很显然的。这里描述的实施例的特征、结构、方法和其它特性可以以各种方式被组合，以获取另外的和/或者选择性的实施例。
[0088]在不脱离当前特征的特性的情况下，可以以几种形式具体化当前特征，也应该理解的是，除非另有说明，上述实施例不会被前述描述的任何细节所限制，更应该被解释为广义地落在权利要求限定的范围之内，因此落在权利要求的界限和范围内的所有改变和修改，或者这些界限和范围的等同含义都被包含在权利要求内。
【权利要求】
1.一种移位寄存器，包括: 多个级，每级具有上拉晶体管、下拉晶体管和触发器，这些级响应于开始信号和至少一个时钟信号在一个水平周期内顺序地输出高电平输出电压；以及 AH控制电路，连接至所述多个级的输入端和输出端，以在一帧内控制每一级的输出信号成为高电平。
2.权利要求1的移位寄存器，其中AH控制电路包括: 第一浮动兀件，响应于第一浮动信号确定触发器的输出端； 第二浮动元件，响应于第二浮动信号确定触发器的输入端；以及AH单兀,响应于AH开始信号和AH时钟信号,在一帧内控制所述多个级的输出端都成为高电平。
3.权利要求2的移位寄存器,其中第一和第二浮动信号在大于一帧的周期内保持同一电压电平，而且彼此是反相信号。
4.权利要求3的移位寄存器，其中第一浮动元件包括: 第1-ι浮动晶体管，连接在上拉晶体管的栅极和地电压端之间，控制上拉晶体管在第一浮动信号具有高电平的周期内维持截止状态；以及 第1-2浮动晶体管，连接在下拉晶体管的栅极和地电压端之间，控制下拉晶体管在第一浮动信号具有高电平的周期内维持截止状态。
5.权利要求3的移位寄存器，其中第二浮动元件包括: 第2-1浮动晶体管，连接在开始信`号端或者前一级的输出端和触发器的输入端之间，控制开始信号或者前一级的输出信号在第二浮动信号具有高电平的周期内被输入至触发器；以及 第2-2浮动晶体管，连接在时钟信号端和触发器的输入端之间，控制时钟信号在第二浮动信号具有高电平的周期内被输入至触发器。
6.权利要求3的移位寄存器，其中AH单元包括: 连接至第一节点的第一电容； AH浮动晶体管，连接在第一节点和地电压端之间，响应于第二浮动信号将地电压施加至第一节点； 第一和第二 AH晶体管，分别连接在第一电容和电源电压端之间，以及第一电容和地电压端之间，在AH开始信号具有高电平的周期内，用基于电源电压和地电压之间的差值的电压电平给第一电容充电； 第三AH晶体管，以二极管方式连接至AH时钟信号端； 第四AH晶体管，连接在第三AH晶体管和第一电容之间，响应于被导通的第三AH晶体管，自举充入第一电容的电压电平； AH上拉晶体管，连接在第三AH晶体管和第二节点之间，响应于施加至第一节点的自举电压被导通，以通过第二节点输出AH时钟信号，作为对应级的输出信号；以及第二电容，连接在AH上拉晶体管和第一节点之间。
7.权利要求2的移位寄存器，其中所述AH时钟信号具有和多个级的输出信号的高电平周期对应的高电平周期。
8.—种驱动移位寄存器的方法，所述移位寄存器包括多个级和AH控制电路，每级具有上拉晶体管、下拉晶体管和触发器，所述AH控制电路连接至所述多个级的输入端和输出端，以在一帧内控制每一级的输出信号成为高电平，所述方法包括: 通过施加第一浮动信号确定所述多个级的触发器的输出端； 通过施加第二浮动信号确定所述触发器的输入端；以及 通过施加AH开始信号和AH时钟信号，在一帧内控制所述多个级的输出端成为高电平。
9.权利要求8的移位寄存器,其中第一和第二浮动信号在大于一帧的周期内维持一种电压电平，而且彼此是反相信号。
10.权利要求9的方法，其中所述AH控制电路包括: 第1-1浮动晶体管，连接在上拉晶体管的栅极和地电压端之间；以及 第1-2浮动晶体管，连接在下拉晶体管的栅极和地电压端之间； 其中所述方法还包 括通过施加高电平的第一浮动信号，控制上拉晶体管保持截止状态；以及 控制下拉晶体管保持截止状态。
11.权利要求9的方法，其中所述AH控制电路包括: 第2-1浮动晶体管，连接在开始信号端或者前一级的输出端和触发器的输入端之间；以及 第2-2浮动晶体管，连接在时钟信号端和触发器的输入端之间； 其中所述方法进一步包括通过施加高电平的第二浮动信号，控制开始信号或者前一级的输出信号被输入至触发器中；以及 在第二浮动信号具有高电平的周期内，控制时钟信号被输入到触发器中。
12.权利要求9的方法，其中所述AH控制电路包括: 连接至第一节点的第一电容； AH浮动晶体管，连接在第一节点和地电压端之间； 第一和第二 AH晶体管，分别连接在第一电容和电源电压端之间，以及第一电容和地电压端之间； 第三AH晶体管，以二极管方式连接至AH时钟信号端； 第四AH晶体管，连接在第三AH晶体管和第一电容之间； AH上拉晶体管，连接在第三AH晶体管和第二节点之间；以及 第二电容，连接在AH上拉晶体管和第一节点之间； 其中所述方法进一步包括: 响应于第二浮动信号，施加地电压至第一节点； 通过施加高电平的AH开始信号，利用基于电源电压和地电压之间的差值的电压电平给第一电容充电； 响应于被导通的第三AH晶体管，自举充入第一电容的电压电平；以及响应于施加至第一节点的自举电压，通过第二节点输出AH时钟信号，作为对应级的输出信号。
13.权利要求9的方法，其中所述AH时钟信号具有和多个级的输出信号的高电平周期对应的高电平周期。
14.一种平板显示器件，包括:具有多根栅线和多根数据线的液晶面板，所述多根栅线和多根数据线彼此交叉以限定在交叉点上的像素； 栅驱动器，包括安装在液晶面板的一侧并且连接至所述栅线的移位寄存器，所述移位寄存器包括多个级和AH控制电路，所述多个级在一个水平周期内顺序地输出高电平的输出信号至所述栅线，所述AH控制电路连接至所述多个级的输入端和输出端，在一帧内输出高电平的输出信号至所有栅线；以及 数据驱动器，设置在所述液晶面板的一侧，响应于所述输出信号将数据电压输出至所述数据线。
【文档编号】G11C19/28GK103700406SQ201210570682
【公开日】2014年4月2日 申请日期:2012年12月25日 优先权日:2012年9月27日
【发明者】姜昌宪 申请人:乐金显示有限公司