一种基于阻性存储器的多位存储结构及其读写操作方法
【专利摘要】本发明公开了一种基于阻性存储器的多位存储结构，所述多位存储结构包括依次同向叠放的N个阻性存储单元，每两个相邻叠放的阻性存储单元之间间隔一层导电的金属薄膜；每个阻性存储单元具有高阻态HRS和低阻态LRS两种状态，所述整个多位存储结构具有N+1个阻值状态，对应N+1个存储状态，其中所述N大于等于2。本发明还提供了一种基于上述多位存储结构的读写操作方法。本发明通过同向叠放多个阻性存储单元，组成了多位存储结构，从而在提高RRAM存储器密度的同时也保证了RRAM存储器的读写操作的可靠性。
【专利说明】—种基于阻性存储器的多位存储结构及其读写操作方法
【技术领域】
[0001]本发明属于计算机存储【技术领域】，更具体地，涉及一种基于阻性存储器的多位存储结构及其读写操作方法。
【背景技术】
[0002]随着计算机技术和微电子技术的不断发展，我们正迈向一个全新的信息社会，而信息社会与信息的存储是密切相关的。近半个世纪以来，在人们对存储技术的不断探索中，半导体非易失性存储器(Non-Volatile Semiconductor Memory)因为具有断电后仍能保存信息的特点而成为存储领域的研究热点，其中Flash存储器成为了现在的主流存储器。但是，随着半导体工业向32nm技术代或者更小的方向推进的过程中，Flash存储器等比例缩小越来越困难，人们开始把精力投入到搜寻新的非易失性存储器中，相变存储器(PhaseChange Memory, PCM)、铁电存储器(Ferroelectric Random Access Memory, FeRAM)、磁存储器(Magnetic Random Access Memory, MRAM)以及阻性存储器(Resistive Random AccessMemory, RRAM)都属于新兴的新型非易失性存储器。其中，RRAM具有存储单元器件结构简单，优秀的可缩小性，读写速度快以及功耗低等特点，因此被认为是下一代非易失性存储器最有力的竞争者。
[0003]为了充分利用RRAM存储结构简单和优秀的可缩小性，在RRAM研究之初，人们提出了交叉阵列(crossbar)结构,这种结构被认为是RRAM最有前景的应用结构,如图1所示。交叉阵列结构具有结构简单、高密度存储和易大规模集成以及功能节点灵活的特点。这种结构充分利用了 RRAM优秀的可缩小性，使得存储单元面积可以做到4F2 (F为特征线宽)，这就极大地提高了 RRAM的存储密度(density)。再者，通过共享字线或者位线，可以形成三维的多层集成，这样每个存储单元的面积变为4F2/n。其中，η为集成的层数(Jo S H，KimK H, Lu ff.High-density crossbar arrays based on a Si memristive system[J].Nanoletters, 2009, 9 (2):870-874.)。其中，crossbar结构由多个RRAM存储单元排列而成，包括字线101、位线102以及存储单元节点103。图1仅表示了 crossbar结构的一层,通过共享字线或者位线，可以达到3D存储结构。图2是单个RRAM存储单元节点的结构，图中上电极202、下电极201以及RRAM介质层203组成了 RRAM的存储单元。图2中204是RRAM存储单元阻值变化所表现出迟滞变化的ι-v曲线图，这种迟滞现象的产生是由于施加在存储单元的两端电压的变化所导致的。上电极202和下电极201分别与电压源的两端相连通，电极可以是任何导电的材料，比如金属。作为介质层的材料可以是任何具有阻变效应的材料，比如金属氧化物。有些有机化合物也具有阻变特性，也可以作为介质层203的材料。举例而言，对于由TiN/Hf0x/Pt组成的RRAM器件，其中TiN和Pt分别为RRAM存储单元的上下电极，HfOx为RRAM存储单元的介质层，即分别对应图2中的202、201和203。图2中RRAM存储单元的介质层203的阻值具有可逆变化，即在施加正向电压时，在有效操作电压范围内，随着施加电压脉冲个数的增加，介质层材料的电阻会变小，即从高阻态变为低阻态；同样，在施加反向电压时，在有效的操作电压范围内，随着施加电压脉冲个数的增加，介质层的电阻会增大，即从低阻态变为高阻态。
[0004]自交叉阵列存储结构提出后，引起了广泛的关注，但是人们经研究发现这样的结构实际操作性很差，最主要的一个问题就是由于缺乏整流器件与RRAM存储单元(IR，oneresistor)串联，导致电路串扰十分严重，即无法对某个特定的RRAM存储单元进行准确的读或者写操作。因此，接下来关于交叉阵列的研究方向主要集中在寻找合适的整流元件上。人们提出了几种整流器件和RRAM存储单元串联的结构。人们首先想到的是利用二极管的单向导通性来控制存储单元的选通，即一个二极管与RRAM存储单元串联形成交叉阵列结构的存储节点，S卩IDlR (one diode, one resistor),如图3所示。图3为一个RRAM存储节点(resistor) 302与一个二极管(diode) 301串联，303表示字线,304表示位线。由于二极管的单向导电性，只允许电流从一个方向流经RRAM存储单元，因此可以消除一部分的串扰现象。但是这样也带来一个问题，就是要求与二极管串联的RRAM存储单元必须属于单极性RRAM，否则无法正常工作，这在很大程度上限制了 RRAM存储器的发展。同时，为了使IDlR结构用于3D集成，且与CMOS工艺兼容，则要求二极管具有足够大的电流保证RRAM存储单元阻变效应的发生。一般情况下，为了保证二极管正常工作，当二极管的电流密度越大，则要求二极管的散热性能越好，而二极管的体积越大，则散热性能越好。于是，为了保证RRAM存储器高的存储密度的同时，减小电路的串扰现象，寻找一个具有足够大电流密度的二极管成为这个解决方案的研究难点。
[0005]在IDlR结构提出后，ITlR (one transistor one resistor)结构也相继被提出，即一个晶体管(transistor)与RRAM存储单元串联形成存储节点，如图4所示。图4为一个RRAM存储节点(resistor) 401与一个N型晶体管(transistor)串联而成，WL和BL分别表示字线和位线。ITlR结构也能够有效解决IR存储节点的交叉阵列结构所带来的电路串扰问题。但是ITlR结构由于晶体管的体积过大而影响了存储器的存储密度，这样就没有充分利用RRAM优秀的可缩小性能这个特点。于是，为了提高ITlR的存储密度，人们又提出了 ITxR结构，顾名思义，就是一个晶体管控制多个RRAM存储单元结构的选通。例如，当x=4时为1T4R结构,如图5所示，即通过一个晶体管控制四个RRAM存储单元的选通。图5为一个N型晶体管502和4个RRAM存储单元501组成，构成了 1T4R存储节点结构。其中WL和BL分别表示字线和位线。虽然这种结构较图3中的IDlR结构和图4中的ITlR结构而言，提高了存储器的存储密度，也在一定程度上解决了交叉阵列存储单元串扰的问题。但是，对于同一个晶体管控制的多个存储单元来说，串扰现象仍然存在，且X越大，串扰越严重。
[0006]很显然，上面几种结构虽然简单，但是并不能很好的解决在保证高密度存储的基础上准确对RRAM存储单元进行操作。于是人们开始考虑结合RRAM自身的特点来寻找解决方法。其中一个方向是利用RRAM自身的特点实现多位存储。可以设想，如果采用一个整流器件控制单个RRAM存储节点，且每个RRAM存储节点不仅仅存储一个位，而是η个位，这相当于η个整流器件控制η个一位存储的RRAM存储单元，而此时只需要一个整流器件，则节省了 η-l个整流器件的面积，且等价的η个一位存储RRAM存储单元之间不存在串扰。
[0007]对于RRAM来说，一般存在高阻态(High Resistance State, HRS)和低阻态(LowResistance State，IRS)两个状态。由于高阻态和低阻态的阻值相差很大(高阻态阻值与低阻态阻值之比一般是103)，因此，RRAM天然具有实现多位存储的优势。如图6所示，将RRAM存储单元的阻值变化范围进行划分，左边阴影部分为低阻态区域，右边阴影部分为高阻态区域，中间为不确定区域。这样划分的原因是处于RRAM存储单元的阻值分散性较明显，通过确定阻值来判断RRAM存储单元的阻值给读写电路的设计带来了很大的困难。于是，设定两个值R_L和R_H，如图6所示，分别表示低阻态的阈值和高阻态的阈值。当RRAM存储单元的阻值小于或者等于R_L，即图6中左边阴影所表示的范围时，认定此时存储单元处于低阻态，表示为“O”;同理，当RRAM存储单元的阻值大于或者等于R_H，即图6中右边阴影所表示的范围时，认定此时存储单元处于高阻态，表示为“I”。如果RRAM存储单元的阻值不属于这两个范围之一，即RRAM存储单元的阻值属于图6中不确定区域时，则无法确定此时存储器的状态是“O”或者“I”。
[0008]举例而言，对于由TiN/HfOx/Pt组成的RRAM器件，其阻值大部分分布在IO2至105Ω这个范围内，那么可以设定R_L=1X103Q，R_H=2X104Q。如果测得某一 RRAM存储单元的阻值r=600Q，由于r〈R_L，则此时该存储单元处于低阻态，表示为“O”；若r=2.5 X IO4 Ω，由于r>R_H，则此时该存储单元处于高阻态，表示为“ I ”;若r=1500 Ω，则此时存储单元的状态无法分辨。
[0009]根据RRAM的阻变特性，由高阻态向低阻态转换或者由低阻态向高阻态进行转换时，RRAM存储单元的阻值的变化是一个连续渐变的过程。因此，大多数关于RRAM多位存储的研究，主要集中在通过在RRAM存储单元两端施加不同数目的电压脉冲信号，使RRAM存储单元达到不同的阻值的电阻状态来实现RRAM的多位存储。图7表示将RRAM存储单元的阻值范围划分为多个连续的更小范围，而每个小的范围都表示一种状态，图中一共有四个设定的范围，(A, r2), (r3, r4), (r5, r6), (r7, r8),分别表示存储单元的状态00,01,10和11。当RRAM存储单元的阻值不在任何设定的范围之一时，则无法判断其状态。这样，一个RRAM存储单元相当于存储了两个比特，达到了多位存储的目的。
[0010]这种方法虽然实现简单，但是存在一些缺点。根据空间电荷限制电流效应理论(Space Charge Limited Current, SCLC)可知(Simmons J G J.Phys.D:Appl.Phys., 1971,4:613.)，RRAM存储单元阻值越低，越容易受到温度影响，从而导致各个中间状态不稳定，特别是阻值较低的状态。这样就会影响读写过程中对RRAM存储单元状态的判断，进而影响存储的性能。进一步分析可知，阻值范围分的越细，这种情况就会越明显。同时，对于单存储单元的多位存储的读写也是一个难点。根据RRAM的阻变机理可知，在读操作的过程中，在电信号的作用下，会使得RRAM存储单元的阻值改生一定的变化，由于各个阻值范围的边界值相差不大，改变后的阻值有可能不在原先的阻值状态的范围内，此时RRAM存储单元的状态就发生了变化。由于读操作可能会影响存储单元的状态，故通过在写操作过程通过比较阻值判断RRAM存储的状态是否被成功改写也不是完全准确的。
[0011]综合上面的分析可得，虽然利用RRAM的多位存储能力可以较好的解决选通器件面积与存储密度之间的矛盾，但是利用将RRAM存储单元的阻值范围划分成多个更小范围，从而实现RRAM的多位存储，虽然实现原理简单，但是实际可操作性较差，不能保证可靠的读写。
【发明内容】
[0012]针对现有技术的以上缺陷或改进需求，本发明提供了一种基于阻性存储器的多位存储结构，在提高阻性存储器存储密度的同时，保证阻性存储器读写操作的可靠性。[0013]为了实现上述目的，按照本发明的一个方面，提供了一种基于阻性存储器的多位存储结构，所述多位存储结构包括依次同向叠放的N个阻性存储单元，每两个相邻叠放的阻性存储单元之间间隔一层导电的金属薄膜；每个阻性存储单元具有高阻态HRS和低阻态LRS两种状态，所述整个多位存储结构具有N+1个阻值状态，对应N+1个存储状态，其中所述N为大于等于2的自然数。
[0014]优选地，所述阻性存储单元的个数为3，所述多位存储结构具有4种存储状态。
[0015]具体地，所述整个多位存储结构阻值状态为HRS、HRS、HRS,或者LRS、HRS、HRS,或者LRS、LRS、HRS，或者LRS、LRS、LRS，所述多位存储结构的存储状态分别对应为11，或者10，或者01,或者00。
[0016]具体地，所述阻性存储单元是由上电极、下电极和具有阻变效应的材料组成，其中，所述上电极和下电极为导电金属。
[0017]优选地，所述阻性存储单元的上电极为Pt，下电极为Cu，具有阻变效应的材料为HfOx。
[0018]按照本发明的另一方面，还提供了一种上述多位存储结构的读写操作方法，所述方法包括:
[0019]首先设定所述多位存储结构中每个阻性存储单元的高阻态和低阻态的阻值范围；其次设定所述多位存储结构的每种存储状态与每个阻性存储单元的高阻态和低阻态的对应关系；根据每个阻性存储单元的高阻态和低阻态的阻值范围，与所述多位存储结构的每种存储状态与每个阻性存储单元的高阻态和低阻态的对应关系，计算出整个多位存储结构的每种存储状态的阻值范围；
[0020]所述读操作包括:读取整个多位存储结构的阻值，判断该阻值处于多位存储结构的存储状态的阻值范围，得到该阻值下的该多位存储结构的存储状态；
[0021]所述写操作包括:根据需要写入的多位存储结构的存储状态确定需设定的多位存储结构的阻值范围；读取多位存储结构的当前阻值，确定多位存储结构的阻值变化趋势；根据阻值变化趋势，向所述多位存储结构施加正向电压脉冲或反射电压脉冲，每施加一次电压脉冲则读取多位存储结构的阻值，判断该阻值是否落在需设定的多位存储结构的阻值范围，如果是则写操作成功；如果否，则继续施加电压脉冲，直至写操作成功。
[0022]具体地，所述读取多位存储结构的当前阻值，确定多位存储结构的阻值变化趋势；根据阻值变化趋势，向所述多位存储结构施加正向电压脉冲或反射电压脉冲为:
[0023]如果多位存储结构的当前阻值小于需设定的多位存储结构的阻值范围，则施加反向电压脉冲；
[0024]如果多位存储结构的当前阻值大于需设定的多位存储结构的阻值范围，则施加正向电压脉冲。。
[0025]本发明采用多层阻性存储单元的结构来实现RRAM的多位存储，提高了存储容量，例如对于三层结构来说具有四个存储状态，每个存储结构相当于存储了 2个比特，存储容量相对于单位存储提高了一倍。这样，存储节点与晶体管串联来控制存储节点的选通时，由于晶体管的面积远大于RRAM存储单元的面积，故相比ITlR结构，以三层四态结构作为存储节点，在提高存储密度的同时，节省了一个晶体管的存储面积。
[0026]同时，相比仅仅只用一个RRAM存储单元实现多位存储，本方案具有对基于RRAM的多位存储单元结构进行可靠性读写的优点。虽然单个RRAM存储单元存储多位存储密度更大，但是对RRAM存储单元的状态判断是个难点，无法进行准确的读写，不能保证RRAM存储器读写操作的可靠性。
[0027]最后，选择采用半导体晶体管作为选通器件，可以保证在读写操作过程有效解决交叉矩阵带来的串扰现象，保证对RRAM存储器进行准确的读写操作。本发明在提高RRAM存储器密度的同时也保证了 RRAM存储器读写操作的可靠性。
【专利附图】
【附图说明】
[0028]图1是基于RRAM的交叉阵列(crossbar)结构示意图图；
[0029]图2是单个RRAM存储单元结构图以及其典型的1-V特性曲线；
[0030]图3是IDlR结构示意图；
[0031]图4是ITlR结构示意图；
[0032]图5是ITxR结构示意图；
[0033]图6是存储单元的阻值与两种状态的关系示意图；
[0034]图7是存储单元的阻值与多种状态的关系示意图；
[0035]图8是关于RRAM存储单元的方向性表示示意图；
[0036]图9是本发明实施例中三层四态的组成结构示意图；
[0037]图10是本发明实施例中基于RRAM的三层四态存储单元结构示意图。
【具体实施方式】
[0038]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
[0039]本发明所讲的实现RRAM的多位存储的三层四态存储单元结构设计，结构设计上实现仍采用IC制造业中首选的逻辑工艺；利用RRAM自身的优势和特点，将RRAM作为本发明设计中的存储介质，设计一种实现RRAM多位存储的三层四态存储结构单元，在提高RRAM存储器存储密度的同时，保证RRAM存储器读写操作的可靠性。
[0040]下面结合附图来说明RRAM的三层四态【具体实施方式】。
[0041]根据RRAM自身的特点，单个RRAM存储单元在外加电压作用下的1-V特性曲线204如图2所示，其中202为上电极，203为下电极。单个RRAM存储单元在正向电压的作用下，即电压方向为由上电极向下电极的方向，电阻值会逐渐减小，变为低阻态；在反向电压的作用下，电阻值会逐渐增加，变为高阻态。
[0042]举例而言，对于Pt/HfOx/Cu组成的RRAM存储单元器件，如图8所示，其中Pt为上电极，Cu为下电极，HfOx是具有阻变效应的金属氧化物，如801所示。如果电压方向如801中箭头方向所示，得到的曲线如图8中802所示，在正向电压的作用下，RRAM存储单元的阻值逐渐减小，由高阻态变为低阻态；在反向电压的作用下，RRAM存储单元的阻值逐渐增大，由低阻态变为高阻态。将Pt/HfOx/Cu存储器件倒置，如图8中803所示，如果电压方向与801中相同，得到的曲线如804所示，但是表示的意义却刚好相反，即在正向电压的作用下，RRAM存储单元的阻值会逐渐增大，由低阻态变为高阻态，在反向电压的作用下，RRAM存储单元的阻值逐渐减小，由高阻态变为低阻态。显然，RRAM存储介质是具有方向性的。
[0043]需要说明的是，阻性存储器的材料有很多，并不限于HfOx这一种，只是要“具有阻变效应的材料”即可，例如Mn0、Cr03等一些金属氧化物，或者Si02、W03等固态电解质等，有些有机大分子材料也被证实具有阻变效应；而上电极和下电极的材料电极只要是导电金属即可，也不限定于Pt或者Cu。
[0044]在基于RRAM的三层四态存储结构单元中，三个RRAM存储单元要同方向叠放，如图9所示。这样做是为了保证在同一电压作用下，三层四态结构中每个RRAM存储单元的阻值变化趋势是相同的，原因是为了在相同方向的电压作用下，整个存储节点的阻值变化连续增大或者减小，表现的特性与单个RRAM存储单元一样。从图9中可以看出，同方向叠放后的三个RRAM存储单元901中一共只有四层金属薄膜，因为中间的一层RRAM存储单元与第一层和第三层共享金属导电薄膜，这样并不会影响三层四态结构单元整体的阻变效应。当将该三层四态结构单元与半导体晶体管串联后，就组成了本发明所设计的基于RRAM的多位存储的三层四态存储单元结构，即将如图4中的401替换成图9中的901，如图10所示。1001为三层四态结构单元，其上电极与半导体晶体管1002的一端相连相连，下电极与位线BL相连；半导体晶体管1002的另一端与字线WL相连，另一端接地。
[0045]接下来简要介绍如何对该三层四态存储结构单元的状态进行读写判断。
[0046]根据RRAM的特性可知，一般情况下，RRAM存储单元有两个稳定的状态，高阻态和低阻态，即图7中去掉(r3，r4)和(r5，r6)这两个范围。这使得RRAM的两个状态界限十分明显，在读写过程中发生误读误写的概率极低，通过阻值比较可以准确判断RRAM所处的范围，进而确定RRAM的状态。每个RRAM存储单元均有HRS (High Resistance State)和LRS(Low Resistance State)两种稳定的状态,三个RRAM存储单元的组合就产生了四种稳定的阻值状态，如下表所示。
[0047]
【权利要求】
1.一种基于阻性存储器的多位存储结构，其特征在于，所述多位存储结构包括依次同向叠放的N个阻性存储单元，每两个相邻叠放的阻性存储单元之间间隔一层导电的金属薄膜；每个阻性存储单元具有高阻态HRS和低阻态LRS两种状态，所述整个多位存储结构具有N+1个阻值状态，对应N+1个存储状态，其中所述N为大于等于2的自然数。
2.如权利要求1所述的多位存储结构，其特征在于，所述阻性存储单元的个数为3，所述多位存储结构具有4种存储状态。
3.如权利要求2所述的多位存储结构，其特征在于，所述整个多位存储结构阻值状态为 HRS、HRS、HRS，或者 LRS、HRS、HRS，或者 LRS、LRS、HRS，或者 LRS、LRS、LRS，所述多位存储结构的存储状态分别对应为11，或者10,或者01,或者00。
4.如权利要求1至3任一项所述的多位存储结构，其特征在于，所述阻性存储单元是由上电极、下电极和具有阻变效应的材料组成，其中，所述上电极和下电极为导电金属。
5.如权利要求4所述的多位存储结构，其特征在于，所述阻性存储单元的上电极为Pt，下电极为Cu，具有阻变效应的材料为HfOx。
6.一种基于权利要求1所述的多位存储结构的读写操作方法，其特征在于，所述方法包括: 首先设定所述多位存储结构中每个阻性存储单元的高阻态和低阻态的阻值范围；其次设定所述多位存储结构的每种存储状态与每个阻性存储单元的高阻态和低阻态的对应关系；根据每个阻性存储单元的高阻态和低阻态的阻值范围，与所述多位存储结构的每种存储状态与每个阻性存储单元的高阻态和低阻态的对应关系，计算出整个多位存储结构的每种存储状态的阻值范围； 所述读操作包括:读取整个多位存储结构的阻值，判断该阻值处于多位存储结构的存储状态的阻值范围，得到该阻值下的该多位存储结构的存储状态； 所述写操作包括:根据需要写入的多位存储结构的存储状态确定需设定的多位存储结构的阻值范围；读取多位存储结构的当前阻值，确定多位存储结构的阻值变化趋势；根据阻值变化趋势，向所述多位存储结构施加正向电压脉冲或反射电压脉冲，每施加一次电压脉冲则读取多位存储结构的阻值，判断该阻值是否落在需设定的多位存储结构的阻值范围，如果是则写操作成功；如果否，则继续施加电压脉冲，直至写操作成功。
7.如权利要求6所述的方法，其特征在于，所述读取多位存储结构的当前阻值，确定多位存储结构的阻值变化趋势；根据阻值变化趋势，向所述多位存储结构施加正向电压脉冲或反射电压脉冲具体为: 如果多位存储结构的当前阻值小于需设定的多位存储结构的阻值范围，则施加反向电压脉冲； 如果多位存储结构的当前阻值大于需设定的多位存储结构的阻值范围，则施加正向电压脉冲。
【文档编号】G11C13/00GK103761987SQ201410008330
【公开日】2014年4月30日 申请日期:2014年1月8日 优先权日:2014年1月8日
【发明者】陈进才, 周西, 周功业, 周可, 卢萍, 范鹤鹤 申请人:华中科技大学