半导体存储器元件及操作半导体存储器元件的方法与流程

本发明涉及一种半导体存储器元件，特别涉及一种能够同时进行读写操作的半导体存储器元件。

背景技术：

由于动态随机存取存储器(dynamicrandomaccessmemory，dram)的读写操作速度比静态随机存取存储器(staticrandomaccessmemory，sram)的读写操作速度要来得快，且电路结构较为简单，所需电路面积较小，所以被广泛地运用在各种系统当中。

然而，当对进行读取操作后，在动态随机存取存储器中原先储存的电荷可能会逐渐流失，因此必须进行重新写入的操作。然而若是在每次读取操作之后，都必须接续地执行再写入操作，则可能会延迟下一次对动态随机存取存储器执行读取的时间，导致动态随机存取存储器整体的读取时间被拉长。

此外，在系统关机断电之后，动态随机存取存储器中所储存的电荷也将散失，而无法持续存储数据，因此常造成使用上的不便。所以如何进一步缩短半导体存储器元件每次进行读取操作的间隔时间，以增进半导体存储器元件的整体读取速度，以及如何在不大幅增加电路面积的情况下，让半导体存储器元件能够在系统关机断电时仍能保持所存储的数据，就成为现有技术中有待解决的问题。

技术实现要素：

为能缩短半导体存储器元件每次进行读取操作的间隔时间，以增进半导体存储器元件的整体读取速度，本发明的一实施例提供一种半导体存储器元件。半导体存储器元件包括第一电荷储存元件、第一读取晶体管及第一写入晶体管。第一电荷储存元件可维持第一数据电位。第一读取晶体管具有第一端、第二端及控制端，第一读取晶体管的第一端耦接于第一电荷储存元件，第一读取晶体管的第二端耦接于第一读取位线，而第一读取晶体管的控制端耦接于读取字线。第一写入晶体管具有第一端、第二端及控制端，第一写入晶体管的第一端耦接于第一读取晶体管的第一端，第一写入晶体管的第二端耦接于第一写入位线，而第一写入晶体管的控制端耦接于写入字线。

本发明的另一实施例中提供一种操作半导体存储器元件的方法。存储器元件包括第一电荷储存元件、第一读取晶体管及第一写入晶体管。该第一读取晶体管具有第一端、第二端及控制端，第一读取晶体管的第一端耦接于第一电荷储存元件，第一读取晶体管的第二端耦接于第一读取位线，而第一读取晶体管的控制端耦接于读取字线。第一写入晶体管具有第一端、第二端及控制端，第一写入晶体管的第一端耦接于第一电荷储存元件，第一写入晶体管的第二端耦接于第一写入位线，而第一写入晶体管的控制端耦接于写入字线。方法包括同时控制读取字线导通第一读取晶体管及控制写入字线导通第一写入晶体管，以同时对第一电荷储存元件进行读取及写入的操作。

附图说明

图1为本发明一实施例的半导体存储器元件的示意图。

图2为本发明另一实施例的半导体存储器元件的示意图。

图3为图2的半导体存储器元件对固定存储单元进行清除操作时的信号电压及架构图。

图4为图2的半导体存储器元件对固定存储单元进行读取操作时的信号电压及架构图。

图5为图2的半导体存储器元件对第一电荷储存元件进行读取或写入操作时的信号电压及架构图。

图6为本发明另一实施例的半导体存储器元件的示意图。

图7为本发明另一实施例的半导体存储器元件的示意图。

图8为本发明一实施例的操作半导体存储器元件的方法流程图。

图9为本发明另一实施例的操作半导体存储器元件的方法流程图。

图10为本发明另一实施例的操作半导体存储器元件的方法流程图。

图11为本发明另一实施例的操作半导体存储器元件的方法流程图。

【主要元件符号说明】

100、200、300、400半导体存储器单元

110、410第一电荷储存元件

120第一读取晶体管

130第一写入晶体管

rwl读取字线

wwl写入字线

swl固定存储操作控制线

wl固定存储字线

rbl第一读取位线

wbl第一写入位线

sbl固定存储位线

rbl’第二读取位线

wbl’第二写入位线

iread读取电流

iwrite写入电流

240非易失性存储器元件

242操作控制晶体管

244固定存储晶体管

v1第一电位

v2第二电位

v3第三电位

v4第四电位

v5第五电位

v0地电位

310第二电荷储存元件

320、420第二读取晶体管

330、430第二写入晶体管

800、900、1000、1100方法

s810、s910至s930、步骤

s1010至s1030、s1110至s1130

具体实施方式

图1为本发明一实施例的半导体存储器元件100的示意图，半导体存储器元件100包括第一电荷储存元件110、第一读取晶体管120及第一写入晶体管130。

在图1中，第一读取晶体管120具有第一端、第二端及控制端，第一读取晶体管120的第一端耦接于第一电荷储存元件110，第一读取晶体管120的第二端耦接于第一读取位线rbl，而第一读取晶体管120的控制端耦接于读取字线rwl。第一写入晶体管130具有第一端、第二端及控制端，第一写入晶体管130的第一端耦接于第一读取晶体管120的第一端，第一写入晶体管130的第二端耦接于第一写入位线wbl，而第一写入晶体管130的控制端耦接于写入字线wwl。

当半导体存储器元件100对第一电荷储存元件110进行写入操作时，可根据欲写入的数据使写入位线wbl充电至对应的数据电位，并控制写入字线wwl的电位以导通第一写入晶体管130，此时第一写入晶体管130即可根据写入位线wbl的数据电位产生写入电流iwrite至第一电荷储存元件110，第一电荷储存元件110则可以储存电荷并维持第一数据电位。另外当半导体存储器元件100对第一电荷储存元件110进行读取操作时，可先预充读取位线rbl至参考电位以缩短判读数据所需的时间，接着即可控制读取字线rwl的电位以导通第一读取晶体管120，此时第一读取晶体管120则可以根据第一电荷储存元件110所维持的第一数据电位产生读取电流iread。根据读取电流的大小即可判读半导体存储器元件100中所存储的数据为何。

此外，在本发明的部分实施例中，半导体存储器元件100可同时进行读取及写入的操作。举例来说，在根据读取电流iread判断出半导体存储器元件100所存储的数据为何之后，即可立即导通第一写入晶体管130，并根据其数据产生写入电流iwrite，此时若读取操作尚未结束，则半导体存储器元件100可同时进行读取及写入的操作，如此一来，在读取操作结束之后，即可缩短半导体存储器元件100所需的再写入操作时间，进而能够缩短半导体存储器元件每次进行读取操作的间隔时间。

再者，第一电荷储存元件110可为电容元件，在图1的实施例中，第一电荷储存元件110可为平板电容，然而在本发明的其他实施例中，第一电荷储存元件110也可为晶体管电容，如此一来，第一电荷储存元件110即可与其他晶体管于同一工艺中完成，使工艺更加简化。此外，第一电荷储存元件110也可为沟槽式电容(trenchcapacitor)或堆迭式电容(stackcapacitor)。

图2为本发明另一实施例的半导体存储器元件200的示意图。半导体存储器元件200与半导体存储器元件100具有相似的结构与操作原理，两者的差别在于半导体存储器元件200还包括非易失性存储器元件240。非易失性存储器元件240在断电时仍能保持原先存储的数据。非易失性存储器元件240耦接于第一读取晶体管120的第二端、固定存储操作控制线swl、固定存储字线wl及固定存储位线sbl，非易失性存储器元件240可根据固定存储操作控制线swl、固定存储字线wl及固定存储位线sbl传来的信号写入或读取固定位数据。在本发明的部分实施例中，在包括半导体存储器元件200的系统即将关机断电前，半导体存储器元件200可根据第一电荷储存元件110中存储的电位数据对非易失性存储器元件240进行写入操作，也就是在系统关机断电前，先将数据存储到非易失性存储器元件240中，如此一来，即便在半导体存储器元件200断电的期间，原先存储在半导体存储器元件200中的数据仍不会流失。

在本发明的部分实施例中，当半导体存储器元件200重新通上电源致能后，即可根据非易失性存储器元件240中所存储的数据，通过第一写入晶体管130将断电前第一电荷储存元件110中所存储的数据电位再次写入第一电荷储存元件110，如此一来，相较于现有技术，半导体存储器元件200不仅可以更快速地进行读取操作，也可以在系统关机断电时仍能保持所存储的数据。

此外，在本发明的部分实施例中，由于非易失性存储器元件240与第一电荷储存元件110、第一读取晶体管120及第一写入晶体管130可以共用线路，因此并不会大幅增加电路面积。在图2中，非易失性存储器元件240包括操作控制晶体管242及固定存储晶体管244，操作控制晶体管242可为n型金属氧化物半导体场效应晶体管，而固定存储晶体管244可为浮接栅极晶体管。操作控制晶体管242具有第一端、第二端、控制端及基极，操作控制晶体管242的第一端耦接于第一读取晶体管120的第二端，而操作控制晶体管242的控制端耦接于固定存储字线wl。固定存储晶体管244具有第一端、第二端、控制端及基极，固定存储晶体管244的第一端耦接于操作控制晶体管242的第二端，固定存储晶体管244的第二端耦接于固定存储位线sbl，固定存储晶体管244的控制端耦接于固定存储操作控制线swl，而固定存储晶体管244的基极耦接于操作控制晶体管242的基极。

图2另外说明了半导体存储器元件200对非易失性存储器元件240进行写入操作时的信号电压。当半导体存储器元件200对非易失性存储器元件240进行写入操作时，可对固定存储操作控制线swl输入第一电位v1、对固定存储位线sbl输入第二电位v2、对固定存储字线wl输入第二电位v2、对读取位线rbl输入第三电位v3并对操作控制晶体管242的基极输入第二电位v2，以及控制读取字线rwl的电位以截止第一读取晶体管120，并控制写入字线wwl的电位以截止第一写入晶体管130。其中第一电位v1大于第三电位v3，第三电位v3大于或等于第二电位v2。在本发明的部分实施例中，第一电位v1可例如为4.0v，第二电位v2可例如为-3.6v，而第三电位v3可例如为-2.4v。如此一来，由于固定存储晶体管244的控制端对基极会产生相当大的正电压差，因此会产生电子穿隧效应，使得固定存储晶体管244能够捕捉并储存电子，达到写入数据的目的。

在本发明的部分实施例中，第一读取晶体管120及第一写入晶体管130可为n型金属氧化物半导体场效应晶体管，此时，可对读取字线rwl输入第三电位v3(亦即与读取位线rbl处在相同电位)以截止第一读取晶体管120，并可对写入字线wwl输入地电位v0，例如0v，以截止第一写入晶体管130。

图3为半导体存储器元件200对非易失性存储器元件240进行清除操作时的信号电压及架构图。当半导体存储器元件200对非易失性存储器元件240进行清除操作时，可对固定存储位线sbl输入第一电位v1、对固定存储操作控制线swl输入第二电位v2、对固定存储字线wl输入第四电位v4、对读取位线rbl输入第一电位v1，并对操作控制晶体管242的基极输入第一电位v1，以及控制读取字线rwl的电位以截止第一读取晶体管120，并控制写入字线wwl的电位以截止第一写入晶体管130。其中第四电位v4小于第一电位v1且大于第二电位v2。在本发明的部分实施例中，第四电位v4可例如为1.2v。如此一来，由于固定存储晶体管244的控制端对基极会产生相当大的负电压差，因此会使得固定存储晶体管244能够释放原先储存电子，达到清除数据的目的。

此外，由于读取位线rbl会处于第一电位v1，因此可通过对读取字线rwl输入第一电位v1以截止第一读取晶体管120，并可对写入字线wwl输入地电位v0，例如0v，以截止第一写入晶体管130。

图4为半导体存储器元件200对非易失性存储器元件240进行读取操作时的信号电压及架构图。当半导体存储器元件200对非易失性存储器元件240进行读取操作时，可对固定存储操作控制线swl输入地电位v0、对固定存储字线wl输入第五电位v5、对读取位线rbl输入地电位v0，并对操作控制晶体管242的基极输入地电位v0，以及控制读取字线rwl的电位以截止第一读取晶体管120，并控制写入字线wwl的电位以截止第一写入晶体管130。其中第五电位v5大于地电位v0，在本发明的部分实施例中，第五电位可例如为2.5v。此时，操作控制晶体管242及固定存储晶体管244会根据固定存储晶体管244中储存的电荷产生读取电流并输出至固定存储位线sbl。

此外，由于读取位线rbl会处于地电位v0，因此可通过对读取字线rwl同样输入地电位v0以截止第一读取晶体管120，并可对写入字线wwl输入地电位v0，例如0v，以截止第一写入晶体管130。

图5为半导体存储器元件200对第一电荷储存元件110进行读取或写入操作时的信号电压及架构图。当半导体存储器元件200对第一电荷储存元件110进行读取或写入操作时，则可对固定存储操作控制线swl、固定存储字线wl及固定存储位线sbl输入地电位v0，使非易失性存储器元件240维持在原来的状态，此时半导体存储器元件200即可与半导体存储器元件100利用相同的操作原理来对第一电荷储存元件110进行读取或写入的操作。举例来说，可对读取字线rwl输入第五电位v5，例如2.5v，以导通第一读取晶体管120来完成读取操作，抑或对写入字线wwl输入第五电位v5，例如2.5v，以导通第一写入晶体管130来完成写入操作。

如此一来，半导体存储器元件200不仅能够缩短半导体存储器元件每次进行读取操作的间隔时间，并增进半导体存储器元件的整体读取速度，还可以在不大幅增加电路面积的情况下，在系统关机断电时仍能保持所存储的数据，增加使用上的弹性。

图6为本发明一实施例的半导体存储器元件300的示意图。半导体存储器元件300与半导体存储器元件200具有相似的架构及操作原理，两者主要的差别在于半导体存储器元件300还包括第二电荷储存单元310、第二读取晶体管320及第二写入晶体管330。

第二读取晶体管320具有第一端、第二端及控制端，第二读取晶体管320的第一端耦接于第二电荷储存单元310，第二读取晶体管320的第二端耦接于第二读取位线rbl’，而第二读取晶体管320的控制端耦接于读取字线rwl。第二写入晶体管330具有第一端、第二端及控制端，第二写入晶体管330的第一端耦接于第二读取晶体管320的第一端，第二写入晶体管330的第二端耦接于第二写入位线wbl’，而第二写入晶体管330的控制端耦接于写入字线wwl。

第二电荷储存单元310、第二读取晶体管320及第二写入晶体管330的操作原理与第一电荷储存单元110、第一读取晶体管120及第一写入晶体管130的操作原理相同，且由于第一读取晶体管120的控制端与第二读取晶体管320的控制端会耦接至相同的读取字线rwl，而第一写入晶体管130的控制端与第二写入晶体管330的控制端会耦接至相同的写入字线wwl，因此半导体存储器元件300会对第一电荷储存单元110及第二电荷储存单元310同时进行写入操作和/或同时进行读取操作。在本发明的部分实施例中，第一写入位线wbl与第二写入位线wbl’上的数据电位会互相互补，因此第二电荷储存单元310中储存的第二数据电位与第一电荷储存单元110中储存的第一数据电位也会互相互补，如此一来，包括半导体存储器元件300的系统即可根据需求读取第一数据电位和/或第二数据电位。

图7为本发明一实施例的半导体存储器元件400的示意图。半导体存储器元件400与半导体存储器元件200具有相似的架构及操作原理，两者主要的差别在于半导体存储器元件400包括第二读取晶体管420、第二写入晶体管430及第一电荷储存元件410。

第二读取晶体管420具有第一端、第二端及控制端，第二读取晶体管420的第一端耦接于第一电荷储存元件410，第二读取晶体管420的第二端耦接于第二读取位线rbl’，而第二读取晶体管420的控制端耦接于读取字线rwl。第二写入晶体管430具有第一端、第二端及控制端，第二写入晶体管430的第一端耦接于第二读取晶体管420的第一端，第二写入晶体管430的第二端耦接于第二写入位线wbl’，而第二写入晶体管430的控制端耦接于写入字线wwl。第一电荷储存元件410包括第一反相器inv1及第二反相器inv2。第一反相器inv1具有输入端及输出端，第一反相器inv1的输入端耦接于第一读取晶体管120的第一端，而第一反相器inv1的输出端耦接于第二读取晶体管420的第一端。第二反相器inv2具有输入端及输出端，第二反相器inv2的输入端耦接于第二读取晶体管420的第一端，而第二反相器inv2的输出端耦接于第一读取晶体管120的第一端。

如此一来，只要第一写入位线wbl及第二写入位线wbl’所输入的数据电位互相互补，即可通过第一电荷储存元件410存储数据电位，并通过第一读取晶体管120及第二读取晶体管420读取出互补的数据。

半导体存储器元件300及400能够缩短半导体存储器元件每次进行读取操作的间隔时间，并增进半导体存储器元件的整体读取速度，还可以在不大幅增加电路面积的情况下，在系统关机断电时仍能保持所存储的数据，增加使用上的弹性。

此外，在本发明的部分实施例中，若系统无须在断电时保持原先存储的数据，则半导体存储器元件300及400也可不包括非易失性存储器元件240。

图8为本发明一实施例的操作半导体存储器元件的方法800的流程图。方法800可用来操作半导体存储器元件100至400，方法800包括步骤s810。

s810：同时控制读取字线rwl导通第一读取晶体管120及控制写入字线wwl导通第一写入晶体管130，以同时对第一电荷储存元件110进行读取及写入的操作。

此外，方法800还可包括在控制读取字线rwl导通第一读取晶体管120之前，预充读取位线rbl至参考电位，以及当控制写入字线wwl导通第一写入晶体管130时，对写入位线wbl输入数据电位。

通过方法800，即可对半导体存储器元件100至400的电荷储存元件同时进行读取及写入的操作，进而缩短半导体存储器元件每次进行读取操作的间隔时间，并增进半导体存储器元件的整体读取速度。

图9为本发明一实施例的操作半导体存储器元件的方法900的流程图。方法900可用来对半导体存储器元件200至400的非易失性存储器元件240进行写入操作，方法900包括步骤s910至s930，但不限于步骤s910至s930的顺序。

s910：对固定存储操作控制线swl输入第一电位v1、对固定存储位线sbl输入第二电位v2、对固定存储字线wl输入第二电位v2、对读取位线rbl输入第三电位v3及对操作控制晶体管242的基极输入第二电位v2；

s920：控制读取字线rwl截止第一读取晶体管120；

s930：控制写入字线wwl截止第一写入晶体管130。

图10为本发明一实施例的操作半导体存储器元件的方法1000的流程图。方法1000可用来对半导体存储器元件200至400的非易失性存储器元件240进行清除操作，方法1000包括步骤s1010至s1030，但不限于步骤s1010至s1030的顺序。

s1010：对固定存储位线sbl输入第一电位v1、对固定存储操作控制线swl输入第二电位v2、对固定存储字线wl输入第四电位v4、对读取位线rbl输入第一电位v1及对操作控制晶体管242的基极输入第一电位v1；

s1020：控制读取字线rwl截止第一读取晶体管120；

s1030：控制写入字线wwl截止第一写入晶体管130。

图11为本发明一实施例的操作半导体存储器元件的方法1100的流程图。方法1100可用来对半导体存储器元件200至400的非易失性存储器元件240进行读取操作，方法1100包括步骤s1110至s1130，但不限于步骤s1110至s1130的顺序。

s1110：对固定存储操作控制线swl输入地电位、对固定存储字线wl输入第五电位v5、对读取位线rbl输入地电位及对操作控制晶体管242的基极输入地电位；

s1120：控制读取字线rwl截止第一读取晶体管120；

s1130：控制写入字线wwl截止第一写入晶体管130。

通过方法900至1100，即可对半导体存储器元件200至400进行写入、清除及读取的操作，使得半导体存储器元件200至400中所存储的数据不会因为系统关机断掉而流失，进而增加半导体存储器元件200至400在使用上的弹性。

综上所述，本发明的实施例所提供的半导体存储器元件及操作半导体存储器元件的方法能够缩短半导体存储器元件每次进行读取操作的间隔时间，并增进半导体存储器元件的整体读取速度，还可以在不大幅增加电路面积的情况下，在系统关机断电时仍能保持所存储的数据，增加使用上的弹性。

以上所述仅为本发明的优选实施例，凡依本发明权利要求书所做的均等变化与修饰，皆应属本发明的涵盖范围。