包括多个通道和通孔的半导体装置的制造方法
【专利说明】包括多个通道和通孔的半导体装置
[0001]相关申请的交叉引用
[0002]本申请要求在2014年7月10日提交韩国知识产权局的韩国申请N0.10-2014-0086803的优先权，其整体内容通过引用合并于此。
技术领域
[0003]各实施例涉及半导体装置，更具体地，涉及具有多个通道和通孔(through-via)的半导体装置。
【背景技术】
[0004]为了提高半导体装置的集成度，已提出了将多个芯片堆叠和封装在单个封装中的三维(3D)半导体装置。3D半导体装置通过垂直堆叠两个或更多个芯片在给定空间中实现了最大集成度。
[0005]根据3D半导体装置的现有的各实施例中的一个，多个相同的芯片被堆叠并且所述多个相同的芯片通过如金属线的导线彼此耦接。多个相同的芯片作为单个半导体装置而操作。
[0006]另一方面，提供了 “硅通孔”(TSV)，其通过利用“通孔”穿透多个堆叠的芯片来电耦接多个堆叠芯片全部。相比具有通过边缘配线耦接多个芯片中的每个的导线结构的半导体装置，具有垂直穿透并耦接多个芯片中的每个的TSV结构的半导体装置有效地实现了更小的封装尺寸。
[0007]半导体装置中包括的多个芯片分别形成通道。这些通道可能传输彼此不同的控制信号或数据。多个芯片中的每个独立地操作。
【发明内容】
[0008]在本发明的一个实施例中，一种半导体装置可以包括多个堆叠芯片。多个堆叠芯片中的每个可以包括第一至第Μ通孔，每个通孔通过在相应位置处穿透多个堆叠芯片中的每个来形成，其中Μ是大于或等于3的自然数。多个堆叠芯片中的每个还可以包括多个输入/输出电路，每个输入/输出电路电耦接到多个堆叠芯片的第U+(L*K)}通孔，其中L是0和大于或等于1的自然数中的一个。多个堆叠芯片中的每个还可以包括数据传送部，其被配置成基于修复信息将数据传送到第U+(J*K)}通孔、第{1+((J-1)*K)}通孔和第{1+ ((J+l) *K)}通孔中的一个，其中J是自然数，以及其中Κ表示半导体装置的通道数目。
[0009]在本发明的一个实施例中，一种半导体装置可以包括第一至第Ν堆叠芯片。第一至第Ν堆叠芯片中的每个可以包括第一至第Μ通孔，每个通孔设置在相应位置处并且在对角线方向上与相邻堆叠的芯片的通孔电耦接，其中Ν是等于或大于2的自然数，并且Μ是等于或大于3的自然数，其中第一至第Ν堆叠芯片中的每个包括数据传送部，其被配置成基于修复信息将数据传送到第U+(L*K)}通孔，其中L是0和自然数中的一个，并且J是自然数，以及其中K表示半导体装置的通道数目。
[0010]在本发明的一个实施例中，一种包括多个堆叠芯片的半导体装置，其中所述多个堆叠芯片均包括多个通孔，所述多个通孔设置在相应位置处并且与多个堆叠芯片中的一个的通孔电连接。多个堆叠芯片均还包括数据传送部，其被配置成基于修复信息和半导体装置的通道数目选择用于通道数据传送的多个通孔。
【附图说明】
[0011]图1是图示根据本发明的一个实施例的半导体系统的示意图，
[0012]图2是图示根据本发明的一个实施例的存储器的示意图，
[0013]图3是图示根据本发明的一个实施例的半导体装置的示意图，
[0014]图4是图示图3中所示的数据传送部的电路图，
[0015]图5是图示图3中所示的数据输出部的电路图，
[0016]图6是图示图3中所示的半导体装置的堆叠芯片的横截面图，
[0017]图7是图示根据本发明的一个实施例的半导体装置的示意图，
[0018]图8是图示图7中所示的阶层/修复信息生成部的电路图，以及
[0019]图9是图示根据本发明的一个实施例的半导体装置的示意图。
【具体实施方式】
[0020]在下文中将通过各实施例参照附图描述根据本发明的半导体装置。
[0021]参照图1，半导体系统1可以包括封装基板11、插入基板12、控制器13和存储器14。插入基板12可以堆叠在封装基板11上。插入基板12可以通过诸如凸点球、球栅阵列、C4凸点等的电耦接部件15与封装基板11电耦接。封装基板11和插入基板12可以具有信号路径。封装基板11可以包括封装球。此外，半导体系统1可以通过封装球与外部设备电耦接。
[0022]控制器13和存储器14可以堆叠在插入基板12上，并且可以通过微凸点16与插入基板12电耦接。控制器13可以通过插入基板12的信号路径与存储器14通信。半导体系统1的元件可以封装在单个封装中。半导体系统1的元件也可以实施为各种形式，诸如片上系统(S0C)、封装内系统(SIP)、多芯片封装、倒装封装等。
[0023]控制器13可以是用以控制存储器14的主设备。控制器13可以是中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)、应用处理器(AP)、控制器芯片和存储器芯片中的一个或更多个。
[0024]存储器14可以是要由控制器13控制的从设备。存储器14可以是易失性存储器装置，如动态随机存取存储器(DRAM)。此外，存储器14可以包括非易失性存储器装置中的一个或组合，非易失性存储器装置包括闪速存储器设备、相变随机存取存储器(PCRAM)、阻变随机存取存储器(ReRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)和自选转移矩随机存取存储器(STTRAM)。此外，存储器14可以是易失性和非易失性存储器装置中的两个或更多个的组合。例如，存储器14可以是包括多个芯片的堆叠半导体装置。
[0025]参照图2，示出了图示根据本发明的一个实施例的存储器2的示意图。存储器2可以对应于上文参照图1描述的存储器14。再次参照图2，存储器2可以包括基本芯片21和多个堆叠芯片22。多个堆叠芯片22可以依次堆叠在基本芯片21上。多个堆叠芯片22中的每个可以包括在其中形成的通孔23，并且可以通过微凸点24和通孔23与基本芯片21电耦接。多个堆叠芯片22可以包括存储器单元阵列以存储数据。
[0026]基本芯片21可以通过上文参照图1描述的插入基板12与控制器13电耦接。基本芯片21可以将控制信号从控制器13传输到多个堆叠芯片22。基本芯片21还可以将信号从多个堆叠芯片22传输到控制器13。作为一个示例，基本芯片21可以包括用于控制多个堆叠芯片22的电路和用于存储数据的存储器单元阵列。
[0027]存储器2可以包括多个独立通道。多个独立通道可以是能够响应于彼此不同的命令、地址和数据而彼此独立地和同时地进行操作的部件或介质。作为一个示例，多个堆叠芯片22可以分别是多个独立通道。多个堆叠芯片22可以包括多个通孔，使得可以独立传输多个独立通道的数据。
[0028]参照图3，示出了根据本发明的一个实施例的半导体装置3的示意图。半导体装置3可以包括多个堆叠芯片。多个堆叠芯片可以包括穿透多个堆叠芯片的内部的多个通孔。图3提供了 4个堆叠芯片的横截面视图。出于清楚地描述根据本发明的一个实施例的半导体装置3的目的，图3还提供了穿透多个堆叠芯片中的每个的多个通孔中的每个的平面图作为圆形。然而，注意，该图和相关描述不应被解释为限制多个通孔的平面形状。第一至第四堆叠芯片31至34可以在彼此上面堆叠。第二至第四堆叠芯片32至34可以在最下面的第一堆叠芯片31上面在彼此上面依次堆叠。第一至第四堆叠芯片31至34可以通过设置在上文参照图2描述的堆叠芯片22之间的微凸点24彼此电耦接。
[0029]第一至第四堆叠芯片31至34分别可以包括第一至第十六通孔101至116、201至216,301至316和401至416。尽管图3为了描述清楚起见示出了分别对应于第一至第四堆叠芯片31至34的4组第一至第十六通孔101至116、201至216、301至316和401至416，但是每个组中的通孔的数目在多个堆叠芯片中的每个中可以是各种各样的。与第一至第四堆叠芯片31至34中的每个对应的每个组中的第一至第十六通孔101至116、201至216,301至316和401至416可以设置在第一至第四堆叠芯片31至34中的每个中的相应位置处。例如，如图3中所示，第一至第十六通孔101至116、201至216、301至316和401至416的每个组中的第一通孔101、201、301和401可以垂直布置在第一至第四堆叠芯片31至34中。相似地，第一至第十六通孔101至116、201至216、301至316和401至416的每个组中的剩余的通孔可以垂直布置在第一至第四堆叠芯片31至34中。第一至第十六通孔101至116、201至216、301至316和401至416的每个组中的特定通孔或者第一至第四堆叠芯片31至34中的每个中的特定通孔可以与第一至第四堆叠芯片31至34中的相邻的堆叠芯片中的通孔中的设置在对角线方向上的一个电耦接。例如，第二堆叠芯片32的第一通孔201可以与第一堆叠芯片31的第二通孔102电耦接。此外，第三堆叠芯片33的第一通孔301可以与设置在对角线方向上的、第二堆叠芯片32的第二通孔202和第一堆叠芯片31的第三通孔103依次电耦接。此外，第四堆叠芯片34的第一通孔401可以与设置在对角线方向上的、第三堆叠芯片33的第二通孔302、第二堆叠芯片32的第三通孔203和第一堆叠芯片31的第四通孔104依次电耦接。此外，第四堆叠芯片34的第二通孔402可以与设置在对角线方向上的、第三堆叠芯片33的第三通孔303、第二堆叠芯片32的第四通孔204和第一堆叠芯片31的第五通孔105依次电耦接。此外，第四堆叠芯片34的第三通孔403可以与设置在对角线方向上的、第三堆叠芯片33的第四通孔304、第二堆叠芯片32的第五通孔205和第一堆叠芯片31的第六通孔106依次电耦接。如上文所述，第一至第十六通孔101至116、201至216、301至316和401至416的每个组中的特定通孔或者第一至第四堆叠芯片31至34中的每个中的特定通孔可以与设置在对角线方向上的、第一至第四堆叠芯片31至34中的相邻的堆叠芯片中的通孔中的一个电耦接。例如，随着电耦接从最上面的第四堆叠芯片34向下去往最下面的第一堆叠芯片31，通孔的电耦接可以沿右方向移位。
[0030]在本发明的一个实施例中，第一至第四堆叠芯片31至34中的每个中的第一通孔101、201、301 和 401，第五通孔 105、205、305 和 405，第九通孔 109、209、309 和 409 以及第十三通孔113、213、313和413中的每个可以具有输入/输出电路。该输入/输出电路可以驱动并传输由第一至第四堆叠芯