专利名称：新型金属半导体场效应晶体管(mesfet)器件及其制造工艺的制作方法
技术领域：
本发明主要是关于结型场效应晶体管(JFET)的结构和制造工艺。尤其是本发明是关于应用于低电压、高电流密度高频的常开或者常闭的低导通电阻结型场效应晶体管(JFET)的一个新型器件结构和制造工艺。
背景技术：
半导体工艺正面临为满足为3伏以下电源管理提供合适的晶体管的日益增长的需求的巨大挑战。随着集成电路(ICs)的特征尺寸日益减小，电子设备日益小型化，提供给这些设备的电源的电压不断下降。在电流密度不变的情况下，电压从5伏降到3伏带来功率下降9/25。1.8伏时，功率又下降60％。然而，晶体管的电流负载却非常大。在这种工作状态下，用于整流器的p-n结的正常正向压降大约是0.9伏。大部分的功率降用于整流过程。用这种p-n结制作的电源供应系统已经不能满足低电压应用的要求。即使是正向压降低于0.5伏的肖特基结也不能为工作于低电压状态的整流器或者电源开关设备提供合适的电源。
在发明双节型晶体管之后，结型场效应晶体管(JFETs)的概念就被引入。由于结型场效应晶体管(JFETs)工作于多数载流子，结型场效应晶体管(JFET)可以用于高速开关设备的高速工作。当栅偏压为0时，结型场效应晶体管(JFET)处于开的状态。由于结型场效应晶体管(JFET)栅压0偏置时处于开的状态，结型场效应晶体管(JFET)并没有向金属氧化物半导体场效应晶体管MOSFET那样在半导体工业得到广泛应用。为了让结型场效应晶体管(JFET)在0偏置下处于关闭的状态，栅极之间的距离必须减少以使得栅极的耗尽区切断电流通道。然而，这种常闭的结型场效应晶体管(JFET)，由于电流通道长，高的导通电阻限制了电流密度，在通常的结构中却没有多大用处。S.M.Sze在”半导体器件物理”中指出了一个这种结构的例子(John Wiley & Son，1981年第二版，第322页)。Sze讨论了常闭的结型场效应晶体管(JFET)在高速低功耗方面的应用。这种长的电流沟道和高的导通电阻限制了结型场效应晶体管(JFET)的应用，尤其是高导通电阻限制了在低电压的现在电子器件方面的应用。
在美国4,523,111号专利“常闭栅极控制低导通电阻的电子电路”中，Baliga指出了一种串行连接到隔离栅场效应晶体管(IGFET)的结型场效应晶体管(JFET)。隔离栅场效应晶体管(IGFET)的栅极用作串行连接电路的栅极。隔离栅场效应晶体管(IGFET)的栅极被用来阻止电流通过常开结型场效应晶体管(JFET)，直到在隔离栅场效应晶体管(IGFET)上加一个比阈值大的正向偏压而使得隔离栅场效应晶体管(IGFET)导通。导通电阻是隔离栅场效应晶体管(IGFET)和结型场效应晶体管(JFET)的电阻之和。它的导通电阻并不适合上面讨论的低电压现代电子器件的要求。在美国4,645,957号专利“低导通电阻和电路模拟的常闭半导体器件”中，Baliga揭示了一个类似的发明。这种结型场效应晶体管(JFET)串行连接到一个双极晶体管来获得一个常闭状态。又一次，导通电阻的电阻为双极晶体管和结型场效应晶体管(JFET)的电阻之和，从而由于太大的电阻限制了在低电压现代电子设备中的应用。
在美国5,321,283号专利“高频结型场效应晶体管(JFET)”中，Cogan等人揭示了一种工作于高频状态的射频结型场效应晶体管(JFET)。该专利中的常开结型场效应晶体管(JFET)工作于高电压状态，而不能满足现代低电压和高电流的现代移动设备的要求。类似的，在美国第5,618,688号专利“N沟道结型场效应晶体管(JFET)单片集成电路的制造方面”中，Ruess等人揭示了一种使用双层金属互补氧化半导体(BiCMOS)工艺制造的常开结型场效应晶体管(JFET)。在这个专利中揭示的结型场效应晶体管(JFET)并不适合于低电压高电流应用。
因此，有必要为解决这些困难设计一种新型的结构和制造工艺来解决低电压晶体管中的设计和制造问题。尤其是，低电压晶体管要有低的导通电阻和高的开关速度。更有必要利用简单的制造工艺来制造功率晶体管，这样可以以相对低的成本制造高可靠的功率晶体管。
发明内容
本发明的一个目的是提供新的器件结构和制造方法。通常的结型场效应晶体管(JFET)，在通常的状态下开，在负偏压下关，而具有新型器件结构的新型结型场效应晶体管(JFET)工作于低导通电阻、高电流状态，可以通过调整栅极之间的距离来确定零偏置下的开关状态。本发明的新型结型场效应晶体管(JFET)在低电压、低电阻方面提供了特殊的优势，以至于上面所提到的以前流行设计的限制和困难都可以被克服。
特别的，本发明的一个目的是提供一种新型的器件结构和制造工艺来制造一种可以自由调整开关状态的新型的结型场效应晶体管(JFET)。当栅极间距足够大时，在零偏置下，结型场效应晶体管(JFET)处于开的状态。当栅极间距足够小时，栅极的耗尽区填充了栅极间的导电通道，从而导电通道被切断，在零偏置下结型场效应晶体管(JFET)处于关的状态，在正的栅极偏压下，转换为开的状态。栅极上一个正的或者负的偏压导致栅极周围的耗尽区缩小而形成一个通道让电流得以通过。可以提供低阻抗的电流通道。应用到常闭而正偏压开或者常开负偏压关的结型场效应晶体管(JFET)，可以获得低电压、高电流密度的工作状态。
本发明的另一个目的是提供一个新的器件结构和制造方法来提供一种新型的结型场效应晶体管(JFET)，这种结型场效应晶体管(JFET)可以通过灵活调整新型结构的参数使得器件工作于常闭正偏压下开或者常开负偏压下关状态。这种具有新型结构的结型场效应晶体管(JFET)，导通电阻小，电流大，开关速度高。在本发明的一个最佳实施例中，通过常规CMOS工艺制造一个水平结构的、通过上下栅极控制源极和漏极之间电流的这种新型结型场效应晶体管(JFET)。
本发明的另一个目的是提供一个新的器件结构和制造方法来提供一种新型的结型场效应晶体管(JFET)，这种结型场效应晶体管(JFET)可以通过灵活调整新型结构的参数使得器件工作于常闭正偏压下开或者常开负偏压下关状态。在本发明的一个最佳实施例中，一个肖特基结被用作上栅极来获得高的开关速度。肖特基结的垒高度通过控制掺杂浓度或者使用不同的金属硅或者硅化物/硅系统来调整。
本发明的另一个目的是提供一个新的器件结构和制造方法来提供一种新型的结型场效应晶体管(JFET)，这种结型场效应晶体管(JFET)可以通过灵活调整新型结构的参数使得器件工作于常闭正偏压下开或者常开负偏压下关状态。在本发明的一个最佳实施例中，在多电阻系数的层中形成一个深注入的栅极来提供栅极控制通道，从而减小漏极/源极的欧姆接触电阻。
本发明的另一个目的是提供一个新的器件结构和制造方法来提供一种新型的结型场效应晶体管(JFET)，这种结型场效应晶体管(JFET)可以通过灵活调整新型结构的参数使得器件常闭在正偏压下开或者常开在负偏压下关状态。在本发明的一个最佳实施例中，在水平结构的结型场效应晶体管(JFET)使用了垂直的栅极柱。这个栅极柱可以控制深处源极和漏极的电流。更高电流密度的控制并不需要更大的硅面积，从而减少大电流功率晶体管对半导体器件的硬件要求。本发明进一步具有源漏极间前向偏压小的优势。这个电压可以减少到0.1伏或者更小，同时可以获得电流超过100安培的大面积芯片。
简要的说，在本发明的一个最佳实施例中，本发明揭示了一种在一个基底上支持的结型场效应晶体管(JFET)器件。该结型场效应晶体管(JFET)包含一个有耗尽区包围的栅极。对于一个常开的结型场效应晶体管(JFET)，在负的栅极偏压下，耗尽区截断电流通道。对于常闭的结型场效应晶体管(JFET)，正的栅极偏压使得耗尽区在基底上打开一个电流通道，该电流通道在零栅极偏压下被截断。对于常开或者常闭的结型场效应晶体管(JFET)，使用特殊的结构参数，缩短电流通道来获得低导通电阻、高电流密度和高的开关速度。
本发明也揭示了制造结型场效应晶体管(JFET)的一种方法。该方法包括如下步骤a)形成大量的由耗尽区包围的间距为W的栅极。b)通过缓慢增加栅极周围耗尽区附近的通道掺杂浓度来缓慢减少结型场效应晶体管(JFET)的阈值电压，从而调整结型场效应晶体管(JFET)的阈值电压。在本发明的一个最佳实施例中，通过缓慢增加栅极周围耗尽区附近的通道掺杂浓度来缓慢减少结型场效应晶体管(JFET)的阈值电压的过程就是一个制造常开而阈值电压大于0的结型场效应晶体管(JFET)的过程。在另一个有所不同的最佳实施例中，通过缓慢增加栅极周围耗尽区附近的通道掺杂浓度来缓慢减少结型场效应晶体管(JFET)的阈值电压的过程就是一个制造常开而阈值电压等于或者小于0的结型场效应晶体管(JFET)的过程。
本发明的另一个最佳实施例是，它可以直接用于适合于低电压、高电流、高频应用的结型场效应晶体管(JFETS)和金属半导体场效应晶体管(MESFETS)。本发明的体现包括在栅极区的下面包含一个氧化层来减少结电容的晶体管结构。本发明的栅极长度可以通过部分去除底部氧化层和腐蚀形成通向基底的窗口的方法可以严格控制。因此，根据本发明，Vt可以得到精确控制。对于常闭晶体管结构，Vg处于前向偏压时，栅极电流减少。甚至，我们可以在栅极结构中使用硅化物进一步减少栅极阻抗。根据本发明，一个非常薄的，小于1000的栅极可以通过加入一个氧化夹层得以实现，从而实现高频应用。本发明体现了上面所提到的优势以及其他没有特别阐明的但是在以下章节结中会有所描述的优势。
此外，本发明的一些内涵被直接用于结型场效应晶体管(JFETS)和金属半导体场效应晶体管(MESFETS)结构(晶体管结构)，以及在低电压、高通道电流、高频方面得以应用的工艺过程。这些结构可以用于常开(如耗尽模式)或者常闭模式。在结构中，在栅极区的下面包含一个氧化层，有效减少了这种结构的结电容(栅极和漏极之间的电容)。对于常闭模式的晶体管结构，正向偏置的Vg减少栅极电流。在一个体现中，栅极中部分包含硅化物，从而减少栅极阻抗。同时这种结构的一个特征是由于对氧化物隔离层的漂洗，使得栅极很薄，甚至小于1000。这种特点可用于高频开关的高频应用。
在形成过程中，先在基底上刻蚀了一个沟道，比如…n型的。接着，在其中填充一个氧化层，然后再刻蚀，在沟道的边壁上留下一层氧化层。在沟道的侧壁上形成一个空间氧化层和氮化硅层，然后通过刻蚀沟道中的底部氧化层的方法形成一个通向n基底的窗口。接着淀积多晶硅，之后，在上面淀积第二层氧化层和钛层。第二层氧化层保护沟道侧壁的多晶硅免于和钛反应。然后进行热处理过程，在栅极中暴露的多晶硅和钛之间形成钛硅化物，同时沟道氧化物处于硅化物下面。在热处理过程中，在窗口外面形成p型区域，从而形成栅极。去除多余材料之后(如钛，氧化层，沟道侧壁的多晶硅)，填充一层氧化层，然后再刻蚀，留下硅化物和底层氧化层。然后进行接触腐蚀。
对于金属半导体场效应晶体管的制造，钛用铂来代替，同时第二氧化层将更加薄。其中形成的硅化物是硅化铂。然后使用金属接触。
尤其是，本发明的特别之处包括在结型场效应晶体管(JFET)结构中包含如下结构一个在n+型基底形成的漏极；一个位于上述n+型基底上的n型基底，同时在该基底中包含一个刻蚀产生的沟道；一个位于上述n型基底上的n+型层，同时在上面形成一个源极；一个位于上述沟道井中的底部氧化层；一个位于上述底部氧化层之上的牺牲层，并且形成一个栅极；一个位于上述n型基底中且和上述硅化物层相邻的p型区；以及一个位于上述沟道中和上述硅化物之上的氧化物填充层。
本发明的实施例包括如上所述，在上述描述中，上述牺牲层是钛层，底部氧化层用来减少栅极和漏极间电容，上述硅化物层是用来减少栅极阻抗。
同时，本发明的一个实施例也包括一个金属半导体场效应晶体管(MESFET)，其结构包括一个在n+型基底上形成的漏极；一个位于上述n+型基底上的n型基底，同时在该基底中包含一个刻蚀产生的沟道；一个位于上述n型基底上的n+型层，同时在上面形成一个源极；一个位于上述沟道井中的底部氧化层；一个位于上述底部氧化层之上的硅化物层，形成栅极，同时横向延展到上述n型基底中；一个位于上述沟道中且在上述牺牲层上的氧化物填充层；以及金属接触。本发明的实施例包括如上所述，其中上述的硅化物层是铂硅合金，上述底部氧化物层用来减小栅极漏极间电容，硅化物层用来减小栅极阻抗。
本发明的一个实施例同时包括制造结型场效应晶体管(JFET)结构的工艺过程，其包括如下步骤a)在一个基底中刻蚀出一个沟道，其包括在一个n+型基底上形成源极；一个n型基底；以及在一个n+型基底上形成一个漏极；b)在上述沟道中形成一个氧化物层；c)在上述沟道的边壁上形成第一层隔离层；d)在上述氧化物层中进行部分深刻蚀形成一个开向n型基底以及在上述氧化物层和上述第一个隔离层之间的窗口，上述窗口是用来控制栅极的形成；e)在上述氧化物层上形成一个硅化物层作为栅极，上述步骤e)导致多晶硅通过上述窗口进行横向扩散，在上述n型基底形成一个p型区，形成p-n结；f)用位于上述硅化物层上的另一个氧化物层来填充上述沟道。
本发明的实施例包括如上所述的结型场效应晶体管(JFET)工艺制造过程，其中上述硅化物层是钛硅合金，上述步骤e)包括如下步骤e1)在上述沟道中淀积一个多晶硅层；e2)在上述处于上述沟道边壁上的多晶硅层的一部分中淀积第二层隔离层，上述第二层隔离层用来保护上述多晶硅层的上述部分；e3)在上述沟道中淀积一个钛层；e4)进行快速热退火处理形成上述钛硅合金层。
本发明的一个实施例同时包括制造金属半导体场效应晶体管MESFET结构的工艺过程，其包括如下步骤a)在一个基底中刻蚀沟道包括在一个n+型层中形成源极；一个n型基底；一个n+基底上形成漏极b)在上述沟道中形成氧化物层；c)在上述沟道的边壁上形成第一层隔离层；d)对上述氧化物层进行部分刻蚀，以在上述氧化物层和上述第一层隔离层间形成通向n型基底的窗口，上述窗口用来控制栅极的形成；e)上述氧化物层上形成牺牲层的作为上述栅极，上述牺牲层通过上述窗口横向扩散在上述n型基底中形成p型区，产生p-n结；f)在上述沟道中填充另一层氧化层，该层位于上述牺牲层之上。
本发明的实施例包括如上所述的金属半导体场效应晶体管MESFET工艺制造过程，其中上述硅化物层是铂硅合金，上述步骤e)包括如下步骤e1)在上述沟道中淀积一层多晶硅层；e2)在淀积上述沟道边壁上的上述多晶硅层的一部分上淀积第二隔离层，该第二隔离层是用来保护上述多晶硅层的相应部分；e3)在上述沟道中淀积一层铂层；e4)进行快速热退火过程，形成上述铂硅合金层。
任何一个具备普通设计技术的人在阅读完配备插图的如下详细描述之后，都会对本发明的这些以及其它目标和优越性了如指掌。
图1A和1B代表一个普通结型场效应晶体管(JFET)的俯视图和截面图。
图1C是等效电路图。
图1D是图1A和图1B中的结型场效应晶体管(JFET)的电流电压曲线。
图2显示了一个应用于低电压的常闭正偏置下开或者常开负偏置下闭的结型场效应晶体管(JFET)器件的截面图。
图3是本发明的水平结构的结型场效应晶体管(JFET)的截面图。
图4A～4E是制造图3中结型场效应晶体管(JFET)的一系列过程的截面图。
图5A～5E是制造肖特基结作为栅极的结型场效应晶体管(JFET)的一系列过程的截面图。
图6A～6F是使用高能注入方向形成掩埋栅极的结型场效应晶体管(JFET)的一系列过程的截面图。
图7A～7F是通过沟道过程制造带有柱型栅极的结型场效应晶体管(JFET)的一系列过程的截面图。
图8A～8E是使用沟道过程制造另一种结型场效应晶体管(JFET)的一系列过程的截面图。
图9中的图表显示了结型场效应晶体管(JFET)的开启电压和栅极间距以及沟道掺杂浓度之间的关系。
图10和11图解说明了与本发明的其中一个实施例一致的结型场效应晶体管(JFET)制造过程的流程图。
图12图解说明了与本发明的其中一个实施例一致的在结型场效应晶体管(JFET)制造过程中使用的一种上面带有氧化物和氮化物n型基底。
图13图解说明了与本发明的其中一个实施例一致的在结型场效应晶体管(JFET)制造过程中在图12中的上面刻有两个槽的基底填充氧化层。
图14图解说明了与本发明的其中一个实施例一致的在结型场效应晶体管(JFET)制造过程中对图13中的带有氧化层沟道的基底进行刻蚀。
图15图解说明了与本发明的其中一个实施例一致的在结型场效应晶体管(JFET)制造过程中图14中上面带有氧化物层和氮化物层的基底，该氧化物层和氮化物层用于沟道壁的形成。
图16图解说明了与本发明的其中一个实施例一致的在结型场效应晶体管(JFET)制造过程中在图15所示的带有氧化层的基底上刻蚀出一个直达基底的窗口。
图17图解说明了与本发明的其中一个实施例一致的在结型场效应晶体管(JFET)制造过程中在图14所示的基底上额外淀积一层多晶硅。
图18图解说明了与本发明的其中一个实施例一致的在结型场效应晶体管(JFET)制造过程中在图17所示的基底上额外淀积第二层氧化隔离层。
图19图解说明了与本发明的其中一个实施例一致的在结型场效应晶体管(JFET)制造过程中在图18所示的基底上额外淀积一层钛层。
图20图解说明了与本发明的其中一个实施例一致的在结型场效应晶体管(JFET)制造过程中在图19所示的沟道井中形成一个钛硅合金的栅极。
图21图解说明了与本发明的其中一个实施例一致的在结型场效应晶体管(JFET)制造过程中在图19所示的基底上进行热退火处理，形成钛硅合金。
图22图解说明了与本发明的其中一个实施例一致的在结型场效应晶体管(JFET)制造过程中在图21所示的基底上填充一层氧化层以及进行再刻蚀。
图23(和图10)图解说明了与本发明的其中一个实施例一致的制造金属半导体场效应晶体管(MESFET)的流程图。
图24图解说明了与本发明的其中一个实施例一致的在制造金属半导体场效应晶体管(MESFET)的过程中在图18所示的基底上淀积一层铂层。
图25图解说明了与本发明的其中一个实施例一致的在制造金属半导体场效应晶体管(MESFET)的过程中在图24所示的基底上进行热退火出来形成铂牺牲层。
图26图解说明了与本发明的其中一个实施例一致的在制造金属半导体场效应晶体管(MESFET)的过程中在图25所示的基底上去除剩余的铂牺牲层，第二层氧化隔离层和剩下的多晶硅层。
图27图解说明了与本发明的其中一个实施例一致的在制造金属半导体场效应晶体管(MESFET)的过程中在图26所示的基底上填充氧化物以及进行再次刻蚀。
具体实施例方式
为达到提供本发明背景信息的目的，在图1A～1D中首先介绍了常规结构和工作特点。作为耗尽模式器件，结型场效应晶体管(JFET)首先由肖特基在1952年提出。这种晶体管通常处于一个开的状态，也就是一个自由导电状态。在栅极上加上一个合适极性的偏压，也就是反偏压，将使得晶体管截断。在栅极的pn结上加上一个反偏压，使得耗尽区扩展。有效导电沟道的面积变小，阻抗增加。对于图1B中的n沟道晶体管，在栅极上施加一个负的偏压将截断源漏间的导电通道。类似的，在一个p沟道的晶体管上，一个正的偏压也将截断源漏间的导电通道。通常的常开结型场效应晶体管(JFET)结构包含一个漏极和一个深入基底的井状源极。在其中也有栅极。结型场效应晶体管(JFET)结构的一个问题是它有一个很长的沟道，以至于沟道阻抗很大。而且，结构与基底的表面方向一致，占用了基底的大量表面空间。此外，漏极和源极占用了相对较大的基底空间。再之，结型场效应晶体管(JFET)结构中的栅极扩散很难控制，这就导致很难控制结型场效应晶体管(JFET)器-件的开启电压。
图2显示了本发明的一个新型垂直结构的结型场效应晶体管(JFET)器件100。该器件在N+基底105上形成。该基底105的电阻系数范围从0.005到0.01欧姆/厘米。在该基底105上两层外延包括一层掺杂浓度范围从5×10E13/厘米3到5×10E17/厘米3的N外延层110和另一掺杂浓度范围从1×10E13/厘米3到5×10E16/厘米3的N外延层115。掺杂浓度的范围取决于器件结构和前向压降和反向压降的比例。利用磷的离子注入方法形成一个上表面N型层120，该离子注入的条件为40Kev，流量从10E14～10E15/厘米2。该N型层120的掺杂浓度大约为10E16/厘米3，层110，115，120的厚度变化范围从200～4微米，这取决于器件的设计和应用。然后，通过热氧化或者化学气相外延(CVD)二氧化硅方法在N型层120上面形成一个氧化层。然后，通过光刻和腐蚀的方法刻蚀出大量的注入窗口。能量从125Kev～1.0Mev，流量从10E13～10E15/厘米2的硼离子流通过这些窗口注入。P型区域125就是通过这种深硼离子注入和退火实现的。这些p型区域间距X。当X足够大时，结型场效应晶体管(JFET)器件处于常开状态。如果X足够小时，在栅极零偏置时，栅极的耗尽区截断通道。当加上大于开启电压VT的前向偏压时，栅极开始打开，电流可以低阻抗的通过电极。当N型区域115的掺杂浓度为10E16/cm3时，硅区115大约有0.5欧姆/厘米的阻抗系统，在通常的零偏置下，p型区域125每边的耗尽区大约0.337微米宽。如果栅极间距时0.62微米，耗尽区将切断流过N型区115的电流通道。在这种情况下，当栅极两边的耗尽区各缩小0.07微米时，通道将被打开。在栅极加上0.6伏的正向偏置可以打开大约0.24微米的距离，同时正向电路密度可以1A/cm2。电极之间的阻抗大约时0.5×10E-4欧姆。在两电极之间加上0.1的偏压将产生2×10E3A/cm2的电路密度。可以获得超过1000的电路增益。通过减少栅极间距，和调整区域115的掺杂浓度，可以减小正向偏压。开启电压VT的大小取决于区域115的掺杂浓度和间距X。对于常开结型场效应晶体管(JFET)，电流增益将更大。
根据图2和上面描述，本发明揭示了一种常闭结型场效应晶体管(JFET)器件。该器件包括一个周围有耗尽区包围的栅极。耗尽区对于栅极上的正偏压的反应是在基底上打开一个电流通道，在其中，对于常闭结型场效应晶体管(JFET)，在零偏置下基底的电流通道被截断。对于常开结型场效应晶体管(JFET)，耗尽区对加在栅极上的负偏压的反应也是截断电流通道。参照图3，本发明的水平结构的结型场效应晶体管(JFET)200。结型场效应晶体管(JFET)200是使用CMOS集成电路(IC)标准工艺制造的。图4A～4E中的一系列截面解说明了制造晶体管200的工艺过程。在图4A中，一层厚的氧化层首先生长在p型基底205上。在图4B中，通过一个有源区掩模版(在图中未显示)在厚的氧化层210上刻蚀出有源区。在P型硅基底205上进行2×10E11～10E15/cm2离子密度的磷离子N型注入。注入离子能量为120Kev～1.0Mev。然后，进行退火，在基底205上形成一个深度从0.75～2微米的N型井215。参照图4C，在N型井注入后，使用沟道掩模版(在图中没有表示出来)刻蚀出大量的槽220，接着在槽中淀积N型多晶硅，其后通过再次腐蚀，形成N型的源极和漏极220’。槽中可能通过填充钨来降低源极和漏极的阻抗。在去除注入退火时形成的薄的氧化层以及厚的氧化层后，注入能量大约60Kev，流量从1×10E12～1×10E14/cm2的磷离子流形成栅极225。参照图4D，在整个上表面上生长一层通过热氧化或者化学气象外延CVD得到的氧化层。通过一个接触电极掩模版来形成栅极和源极/漏极接触235，接着进行p+离子注入形成p+区域，进行注入退火形成栅极p+型接触区240来减少栅电极的欧姆接触阻抗。然后，在上面形成一个金属层，接着使用一个金属掩模版图形刻蚀形成源极/漏极245和栅极250。
参照图5A～5E，其中一系列的截面图显示了本发明另一种最佳实施例的制造工艺过程。在图5A中，在一个p型基底305上生长一层厚的热氧化层310。在图5B中，使用一个有源区掩模版(在图中未标出)在该厚的氧化层310上刻蚀出有源区，在注入退火后形成一层薄的氧化层310’。在P型硅基底上，通过能量从120Kev～1Mev，流量从2×10E11～1×10E15/cm2的磷离子注入形成一个N型井。然后，进行注入退火在基底305上形成深度从0.5微米～2微米的N型井315。N型井的深度和激活温度时间密切相关。参照图5C，在N型井注入后，使用一个沟道掩模版刻蚀出大量比N型井315深的沟道320，记诶扎在该沟道中淀积N型多晶硅，然后再刻蚀形成N型的源极和漏极区。薄的氧化层310’被去除。参照图5D，形成一层热氧化层或者化学气象外延氧化层覆盖整个上表面。使用一个接触电极掩模版(在图中未标出)形成栅极和源极/漏极接触点335，接着进行p+离子注入形成p+区域，进行注入退火形成一个栅极接触p+区域340来减小栅电极的欧姆接触阻抗。然后，生长一层热氧化层。使用一个肖特基掩模版来形成大量的肖特基接触点。在上表面形成一个金属层后，使用一个金属掩模版进行图形刻蚀形成源/漏金属电极345和肖特基栅极350。上表面栅极350的肖特基势垒是用作提高开关速度。肖特基垒的高度可以在金属淀积之前通过低能硼离子或者硼硅离子以5～10Kev的能量，以1×10E10～1×10E11/cm2的流量注入而得到提高。它也可以通过穿透一个厚度大约为100～500的薄的氧化层进行高能硼离子注入而获得。不同的金属/硅或者硅化物/硅系统也可以用来提供势垒高度。
参照图6A～6F，一系列截面图说明了本发明的一种功率晶体管的制造工艺过程。在一个电阻率不超过0.015欧姆.厘米的N+基底405上形成一个N-N双外延层，也就是外延层410、415。其中N外延层410，厚度大约为0.5～2微米，掺杂浓度范围从1×10E16～5×10E17/cm3。N外延层415，厚度大约为1～5微米，掺杂浓度范围从1×10E14～5×10E17/cm3。如图6B，通过磷离子注入形成N型层420。如图6C，生长一层氧化层425后，通过注入掩模版(在图中没有显示)图形刻蚀形成大量的注入窗口430。参照图6C，通过离子能量从250Kev～1Mev，流量从1×10E12～5×10E15/cm2的高能硼离子注入在N型层415上形成栅极阵列435。通过P型离子注入的方法形成连接区来提供栅极阵列435与N型层420上面的上表面之间的连接。然后形成氧化物层445，接着使用N+掩模版(在图中为表示出来)对氧化层445进行刻蚀。使用低能高剂量N+磷离子注入的方法形成一个浅的N+层450。应用表面扩散源如POC13也可以形成浅的N+层450。应用一个接触电极掩模版(在图中未显示)来形成大量的接触点，之后进行合金化形成一个上表面金属层455，和底部金属层460。然后使用一个金属掩模版对金属层455进行图形刻蚀形成大量的栅电极465和源极470，其中栅电极465和掩埋的栅极区435通过连接区440进行电学连接。
参照图7A～7F，一系列的截面图说明了本发明的柱型栅极的垂直结构的结型场效应晶体管(JFET)的制造工艺过程。
在图7A中，在一个p型基底505上热氧化生长一层厚的氧化层510。在图7B中，使用有源区掩模的方法在厚的氧化层510上刻蚀出有源区，对刻蚀区进行注入和激活过程，形成一个薄的氧化层510’。使用能量从120Kev到超过1Mev，流量从1×10E12～5×10E15/cm2的磷离子注入的方法，在P型硅基底505上形成一个N型井。接着，进行注入退火，在基底505上形成一个深度从0.5～2.0微米深的N型井515。N型井的深度和N型井的激活温度时间密切相关。参照图7C，在形成N型井后，使用沟道掩模版(在图中未显示)刻蚀形成大量的比N型井515深的沟道520，接着在沟道中淀积多晶硅，然后进行刻蚀形成N型的源、漏区520’。对于大电流工作模式，在淀积多晶硅后，沟道中可能需要填充钨或者其他金属材料。在上表面形成一层热氧化层或者化学气象外延氧化层530。参照图5D，通过一个接触电极掩模版形成栅极接触点535，接着进行p+离子注入形成p+区域，进行注入退火形成p+型栅极接触区540来减少栅电极的欧姆接触阻抗。使用通道掩模(在图中未显示)进行刻蚀形成大量的通道545，其尺寸比例高于20∶1。那些比N型井515深的通道545用P+多晶硅545’进行填充。然后在上面生长一层热氧化层550。使用接触电极掩模(在图中未显示)刻蚀出大量的接触点。在上表面形成金属层后，使用金属掩模版进行图形刻蚀形成源/漏电极555，和栅电极560。功率晶体管500有一个深的垂直的栅极可以节省硅的实际尺寸，同时可以获得高电流密度。
参照图8A～8E，一系列的截面图说明了本发明的柱装栅极的垂直结构的结型场效应功率晶体管的工艺制造过程。如图8A所示，在p+基底605上形成一个p型外延层607。在P型外延层607的上表面外延一层N型层610。外延N型层的厚度变化范围从0.5微米一直到20微米。如图8B所示，在N型外延层610上生长一层氧化层615。使用掩模(在图中未显示)形成大量的沟道620，其沟道的深度比N型外延层610的深度深。如图8C所示，在沟道中提出多晶硅。去除沟道掩模和上表面的氧化层后，对多晶硅进行刻蚀形成源或者漏区620’。在其上表面上生长一层氧化层622。如图8D中所示，使用通道掩模(在图中未显示)进行刻蚀形成大量的通道625。这些通道625然后用P+多晶硅进行填充形成大量的P+栅极625’。使用接触电极掩模(在图中未显示)刻蚀出大量的接触点。在上表面淀积金属层后，使用金属掩模进行图形刻蚀形成源/漏电极630，和栅电极635。在基底的背面也形成一个金属层640。栅极625’间距变化范围从0.3微米到5微米。其间距与N型外延层610的掺杂浓度之间存在一个函数关系。N型外延层610的掺杂浓度变化范围从1×10E15到5×10E16/cm3。对于用作高电流密度工作的晶体管，沟道在填充一个薄的掺杂多晶硅层后还要填充钨或者其他类型的金属材料。
参照图9，该图说明了结型场效应晶体管(JFET)的开启偏压和栅极间距W、沟道掺杂浓度之间函数关系。栅极间距W变大，结型场效应晶体管(JFET)的开启电压VTh减小。在另一方面，对于恒定的栅极间距W，沟道掺杂浓度C减小，结型场效应晶体管(JFET)的开启偏压增加。对于一个常闭的结型场效应晶体管(JFET)，在恒定的沟道掺杂浓度C下，栅极间距增加时，开启电压VTh小于0时，晶体管也就成为常开器件。类似的，对于栅极间距W恒定，通过增加沟道掺杂浓度C，常闭结型场效应晶体管(JFET)可以转化为常开型器件。
本发明将在以下章节中进一步描述新型结型场效应晶体管(JFET)器件和制造方法。图10-11图示说明了与本发明的一个实施例一致的用来制造结型场效应晶体管(JFET)的工艺过程50的流程图。如图10-11中所示的结型场效应晶体管(JFET)的工艺制造过程50，和图12-22中所描述的是一致的。在这里描述的模拟的结型场效应晶体管(JFET)结构150的结果在图22中显示。
关于图10和图12，图10中的第52步骤，图12中的氧化层104和氮化物层被用于一个n型的基底100a上，而该n型基底本身也被安放在一个n+型层100b上。值得庆幸的是，在n型基底100a的n+层102上有一个氧化层104。
在图10中的第54～56步骤中，如图13所示在基底上使用常规沟道腐蚀工艺形成沟道100a和100b。然后使用常规的氧化物淀积工艺，在沟道100a和100b中淀积氧化物108a。在步骤58中，对氧化物108b进行刻蚀，以至于108b中的一小部分，比如，大约3000深的氧化物留在沟道的底部，如图6所示。在这里，氧化物100b被称为底部氧化物或者井状氧化物。
值得庆幸的是，在本发明的另一个实施例中，步骤56和58的氧化物的填充和深腐蚀可以由硅的局部氧化(LOCOS)隔离工艺代替，在该工艺中，氧化物层108b通过生长的方法得到，而不是通过淀积后再腐蚀的方法得到。在这个可选择的实施例中，底部氧化层100b往往有“镜头”形状。
在图10中所示的步骤60中，如图15所示，一个氧化物空间隔离层114(SiO2)沿着沟道110a-b的壁淀积，然后一个氮化硅层112(Si3N4)淀积在氧化物隔离层114上面。这就产生一个112/114组合而成的隔离层。第一层空间隔离层112/114用来保护沟道100a-100b这一侧的基底100a的周围。
图8中的步骤62，如图16所示，对底部氧化层进行漂洗(或者再次刻蚀)，大约1000的材料被去除，在底部氧化层上表面108b和第一层空间隔离层112/114的底部之间形成窗口120。这些窗口大约1000高，被用来控制栅极的长度。和本发明的一个实施例一致，可以通过调整窗口120的尺寸来调整栅极区的厚度。因此，可以通过调整窗口120的尺寸来调整结型场效应晶体管(JFET)器件150的开启电压Vt。
图10中的步骤64，如图17所示，淀积一层多晶硅层124。该多晶硅层124沿着沟道的边壁和底部氧化层108b的上表面。该多晶硅层可以被掺杂，如进行硼掺杂，或者进行离子注入。
图10中的步骤66，淀积第二层空间隔离层128。空间隔离层可以是氧化物隔离层128，空间隔离层从如图18所示的沟道井中的多晶硅124的上表面开始被刻蚀。第二层空间隔离层128可以是用薄膜淀积，然后进行常用的深刻蚀的方法得到。第二层空间隔离层128用来阻止沟道边上的多晶硅层124和后来淀积的金属层反应。
图11中的步骤68，沿着沟道的侧壁和沟道井，在基底上淀积一层钛层130，如图19所示。在沟道井中，钛层130被直接淀积在多晶硅层124的上面。在本发明的一个实施例中，在沟道井中，钛层的厚度大约400～500。重要的是，图11步骤70中，由于钛层130和沟道井中的多晶硅层124反应，经过快速热退火(RTP)后，形成一个钛硅合金146的栅极如图20所示。值得庆幸的是，由于第二空间隔离层的作用阻止作用，沿着沟道壁的多晶硅层124并不会以这种方式反应。经过快速热退火(RTP)后，p型区140和多晶硅p型区148，由于多晶硅层124的能量交互作用，进行径向扩散。这些p型区140形成结型场效应晶体管(JFET)结构的栅极。钛硅合金层146留在栅极里，氧化层108b就在栅极的下面。
在步骤72中，沿着沟道壁的多余的钛层130使用选择腐蚀的方法被去除，比如使用过氧化氢或者“SC1”工艺。重要的是，选择腐蚀并不会去除钛硅合金层146。接着，使用稀释的HF酸溶液除去沟道侧壁上多余的第二层空间隔离层128。
最后，使用稀释的NH3和HF溶液，或者其它常用的化学过程，去除沟道侧壁的多余的多晶硅层124。步骤50的最终效果如图13所示。沟道边壁上的留下的仅是第一层空间隔离层112/114，该层也可以被去除。
在步骤74，先在沟道中填充氧化物108c，接着进行常规深刻蚀。然后进行接触刻蚀。工艺过程50的结果如图14所示，该示说明了和本发明的一个实施例一致的一个结型场效应晶体管(JFET)结构150。栅极在侧面形成。在这个实施例中，漏极位于底部，源极位于上部。栅极下面的氧化层108b用来减小栅极和漏极间的电容。同时，小的p-n结的表面面积也是为了减小电容。换句话说，和以前的流行工艺相比，减小p-n结的暴露部分是为了有效减小结电容。栅极中的硅化物层146可以有效减小栅极阻抗。薄的栅极，比如，1000或者更小，可以得到高速的开关速度，因此，结型场效应晶体管(JFET)150在高频应用中表现显著。值得庆幸的是，窄的栅极有一个小的RDS(on)电阻(源漏之间)。同时，突出的p型区140减小了结型场效应晶体管(JFET)150的结电容。
由于窗口120(图16)的形成，通过控制去除氧化层的量，可以灵活控制栅极的形成。这就允许我们通过控制窗口120的严格控制器件的开启电压Vt。
作为上面特征的影响，更是由于位于栅极下面的氧化层108b的作用，可以用作常开或者常闭模式的该新型结型场效应晶体管(JFET)150，具有如下特征(1)减小的栅极电流；(2)减小的漏-源之间电容；(3)小的栅极阻抗。因为结型场效应晶体管(JFET)150可以工作于栅极上加正向偏压模式，栅极的小p-n结可以有效减小栅极的无用电流。结型场效应晶体管(JFET)150的另一个优势是该器件属于垂直结构。因此，结构150可以做的更小，在集成电路设计中集成度可以更高。
图23图解说明了和本发明的一个实施例一致的一个新型金属半导体场效应晶体管(MESFET)器件的制造过程200。该过程200的前8个步骤和图10中52-56步骤所示的上面讨论的结型场效应晶体管(JFET)的制造工艺过程类似。结合图24-27，我们对金属半导体场效应晶体管(MESFET)250(图27)的工艺制造过程进行了讨论。在步骤202中，金属半导体场效应晶体管(MESFET)工艺制造过程200淀积铂材料，代替在结型场效应晶体管(JFET)过程中淀积钛材料，如图24所示。在图23的步骤202中，沿着沟道的边壁以及在沟道井中，在基底上淀积一层铂层160。在该沟道井中，铂材料被直接淀积在多晶硅层124之上。在一个器件中，沟道井中的铂层160大约有400～500厚。重要的是，在图23的步骤204中，基底经过热处理过程，其温度比图11中步骤70中RTP的温度低些，由于铂层160和沟道井(并不是沟道侧壁上的)的多晶硅层124反应，形成铂硅合金栅极，入图25所示。同时，由于横向扩散，铂硅合金170扩展到n型基底100a中，如图25所示。这就形成了栅极连接点。值得庆幸的是，由于用于铂硅合金170的形成所使用的热退火过程温度并不像图70中所示的快速热退火RTP所使用的温度那么高，第二层氧化层128’可以做的薄一些。因此，需要借助于其他帮助，铂层160才能延展到多晶硅层124中和n型基底100a中进行反应。
经过步骤204的热处理过程后，铂硅合金层170的形成来源于铂层160和多晶硅层124之间的反应。这些铂硅合金170的边界形成了金属半导体场效应晶体管(MESFET)结构的栅极的连接点。铂硅合金170留在栅极中，氧化层108b就处于栅极的下面。在步骤206，沟道边壁上的多余的铂层160通过选择腐蚀的方法除去，比如过氧化氢或者“SC1”工艺。值得庆幸的是选择腐蚀并不会除去牺牲层170。接着，沟道边壁的多余的隔离层材料128’使用稀释的HF浓液去除。最后，沟道边壁的多晶硅124，使用稀释的NHS、HF浓液或者其他常规化学工艺去除。步骤200的最后效果如图18所示。在沟道的侧壁唯一留下的是第一隔离层112/114，该层也可以选择性的去除。
在步骤208中，沟道用氧化物108c填充，接着使用常规工艺进行深刻蚀。然后进行接触刻蚀。金属比如铝将被用作接触电极。工艺过程200的最后效果如图27所示，在该图中展示了一个和本发明的一个实施例一致的金属半导体场效应晶体管(MESFET)结构250。栅极在侧面形成。在这个器件中，漏极处于底部，而源极处于上部。栅极下面的氧化层108b用来减小栅极和漏极之间的电容。同时，小的p-n结的表面面积也是为了减小电容。换句话说，和以前的流行工艺相比，减小p-n结的暴露部分是为了有效减小结电容。栅极区的硅化物层170可以有效减小栅极阻抗。薄的栅极，比如，1000或者更小，可以得到高速的开关速度。因此，结型场效应晶体管(JFET)150在高频应用中表现显著。值得庆幸的是，窄的栅极有一个小的FIDS(on)电阻(源漏之间)。同时，突出的p型区140减小了该器件的结电容。
由于窗口120(图16)的形成，通过控制在金属半导体场效应晶体管(MESFET)工艺过程中去除氧化层的量，可以灵活控制栅极的形成。这就允许我们通过控制窗口120的尺寸紧密控制器件的开启电压Vt。
作为上面特征的影响，更是由于栅极下面的氧化层108b的作用，可以用作常开或者常闭模式的该新型结型金属半导体场效应晶体管(MESFET)250，具有如下特征(1)减小的栅极电流；(2)减小的漏-源之间电容；(3)小的栅极阻抗。因为金属半导体场效应晶体管(MESFET)250可以工作于栅极上加正向偏压的模式，栅极的小的p-n结可以有效减小栅极的无用电流。金属半导体场效应晶体管(MESFET)250的另一个优势是该器件属于垂直结构。因此，结构250可以做的更小，在集成电路设计中集成度可以更高。
作为本发明的最佳实施例，低电压、高频应用的晶体管结构(结型场效应晶体管JFET，金属半导体场效应晶体管MESFET)得到详细描述。尽管本发明是通过最佳实施例描述的，这不应该就认为它是本发明的所有内容或内涵。阅读完上面对本发明的详细阐述后，毫无疑问能够对本发明的那些技术进行各种各样的替换和修正。因此，可将本申请案底权利要求解释成涵盖在本发明原始精神与领域下底所有改变与修正。
权利要求
1.结型场效应晶体管(JFET)结构，其特征在于包含一个在n+型基底形成的漏极；一个位于上述n+型基底上的n型基底，同时在该基底中包含一个刻蚀产生的沟道；一个位于上述n型基底上的n+型层，同时在上面形成一个源极；一个位于上述沟道井中的底部氧化层；一个位于上述底部氧化层之上的硅化物层，并且形成一个栅极；一个位于上述n型基底中且和上述牺牲层相邻的p型区；以及一个位于上述沟道中和上述硅化物层上的氧化物填充层。
2.如权利要求1所述，结型场效应晶体管(JFET)结构中的牺牲层是钛硅合金。
3.如权利要求2所述，结型场效应晶体管(JFET)结构中的牺牲层的厚度大约是1000
4.如权利要求1所述，结型场效应晶体管(JFET)结构中的上述底部氧化层的厚度大约是2000
5.如权利要求1所述，结型场效应晶体管(JFET)结构中的上述底部氧化层是用来减小栅极漏极间电容。
6.如权利要求1所述，结型场效应晶体管(JFET)结构中的上述硅化物层是用来减小栅极阻抗。
7.如权利要求1所述，结型场效应晶体管(JFET)结构中的上述器件是一个常闭结型场效应晶体管器件。
8.一个金属半导体场效应晶体管MESFET结构，其特征在于包含一个在n+型基底上形成的漏极；一个位于上述n+型基底上的n型基底，同时在该基底中包含一个刻蚀产生的沟道；一个位于上述n型基底上的n+型层，同时在上面形成一个源极；一个位于上述沟道井中的底部氧化层；一个位于上述底部氧化层之上的硅化物层，形成栅极，同时横向延展到上述n型基底中；一个位于上述沟道中且在上述硅化物层上的氧化物填充层；以及金属接触。
9.如权利要求8所述，金属半导体场效应晶体管MESFET结构中的上述硅化物层是铂硅合金。
10.如权利要求9所述，金属半导体场效应晶体管MESFET结构中的上述硅化物层在上述沟道中的厚度大约是1000。
11.如权利要求8所述，金属半导体场效应晶体管MESFET结构中的上述底部氧化物层的厚度大约是2000。
12.如权利要求8所述，金属半导体场效应晶体管MESFET结构中的上述底部氧化物层是用来减小栅漏间电容。
13.如权利要求8所述，金属半导体场效应晶体管MESFET结构中的上述硅化物层是用来减小栅极阻抗。
14.如权利要求8所述，金属半导体场效应晶体管MESFET结构中的上述器件是一个常闭金属半导体场效应晶体管器件。
15.制造一个JFET结构器件的工艺过程，其特征在于包含如下步骤a)在一个基底中刻蚀出一个沟道，其特征在于包含在一个n+型基底上形成源极；一个n型基底；以及在一个n+型基底上形成一个漏极；b)在上述沟道中形成一个氧化物层；c)在上述沟道的边壁上形成第一层隔离层；d)在上述氧化物层中进行部分深刻蚀形成一个开向n型基底以及在上述氧化物层和上述第一个隔离层之间的窗口，上述窗口是用来控制栅极的形成；e)在上述氧化物层上形成一个牺牲层作为栅极，上述步骤e)导致多晶硅通过上述窗口进行横向扩散，在上述n型基底形成一个p型区，形成p-n结；f)用位于上述硅化物层上的另一个氧化物层来填充上述沟道。
16.如权利要求15所述，工艺过程中的上述牺牲层是钛硅合金。
17.如权利要求15所述，工艺过程中的上述窗口大小分别是1000左右。
18.如权利要求15所述，工艺过程中的上述的第一个隔离层，其特征在于包含一个硅氧化层和一个氮化硅层。
19.如权利要求16所述，工艺过程中的上述步骤e)，其特征在于包含如下步骤e1)在上述沟道中淀积一个多晶硅层；e2)在上述处于上述沟道边壁上的多晶硅层的一部分中淀积第二层隔离层，上述第二层隔离层用来保护上述多晶硅层的上述部分；e3)在上述沟道中淀积一个钛层；e4)进行快速热退火处理形成上述钛硅合金层。
20.如权利要求19所述，工艺过程中的上述步骤e)，其特征在于进一步包含使用选择腐蚀的方法来除去上述钛层同时留下上述钛硅合金层。
21.如权利要求20所述，工艺过程，其特征在于进一步包含除去上述第二层隔离层和上述多晶硅层的过程。
22.如权利要求15所述，工艺过程中的上述步骤b)，其特征在于包含通过LOCOS工艺在上述沟道井中生长上述氧化物层的过程。
23.如权利要求15所述，工艺过程中的上述步骤b)，其特征在于包含如下步骤b1)在上述沟道中淀积氧化物；b2)对上述氧化物进行刻蚀，在上述沟道井中留下上述氧化物层。
24.制造金属半导体场效应晶体管MESFET结构器件的工艺过程，其特征在于包含如下在一个基底中刻蚀沟道，其特征在于包含在一个n+型层中形成源极；a)一个n型基底；一个n+基底上形成漏极b)在上述沟道中形成氧化物层；c)在上述沟道的边壁上形成第一层隔离层；d)对上述氧化物层进行部分刻蚀，以在上述氧化物层和上述第一层隔离层间形成通向n型基底的窗口，上述窗口用来控制栅极的形成；e)上述氧化物层上形成牺牲层的作为上述栅极，上述牺牲层通过上述窗口横向扩散在上述n型基底中形成p型区，产生p-n结；f)在上述沟道中填充另一层氧化层，该层位于上述牺牲层之上.
25.如权利要求24所述，工艺过程中的上述硅化物层是铂硅合金。
26.如权利要求24所述，工艺过程中的上述窗口的高度分别是1000左右。
27.如权利要求24所述，工艺过程中的上述第一层隔离层，其特征在于包含一个硅氧化层和一个氮化硅层。
28.如权利要求25所述，工艺过程中的上述步骤e)，其特征在于包含如下步骤e1)在上述沟道中淀积一层多晶硅层；e2)在淀积上述沟道边壁上的上述多晶硅层的一部分上淀积第二隔离层，该第二隔离层是用来保护上述多晶硅层的相应部分；e3)在上述沟道中淀积一层铂层；e4)进行快速热退火过程，形成上述铂牺牲层。
29.如权利要求28所述，工艺过程中的步骤e)，其特征在于进一步包含选择腐蚀上述铂层，同时留下上述铂牺牲层。
30.如权利要求29所述，工艺过程，其特征在于进一步包含去除上述第二层隔离层和上述多晶硅层。
31.如权利要求24所述，工艺过程中的步骤b)，其特征在于包含在上述沟道井中通过L000S工艺来生长上述氧化物层。
32.如权利要求24所述，工艺过程中的的步骤b)，其特征在于包含如下b1)在上述沟道中淀积氧化物层；b2)对上述氧化物层进行深刻蚀，在上述沟道井中留下上述氧化物层。
33.一个晶体管结构，其特征在于包含在一个n+基底上形成漏极；一个位于上述n+型基底上的n型基底，同时在该基底中包含刻蚀产生的沟道；一个位于上述n型基底上的n+型层，同时在上面形成一个源极；位于上述沟道井中的底部氧化层；位于上述底部氧化层之上的硅化物层，形成栅极；在上述n型基底中且和上述牺牲层的边缘相邻的p型区，在上述沟道间形成p-n结；位于每个沟道中且在上述牺牲层之上的氧化物填充层。
34.如权利要求33所述，晶体管结构中上述硅化物层是钛硅合金，并且上述晶体管就是结型场效应晶体管(JFET)。
35.如权利要求33所述，晶体管结构中上述硅化物层是铂硅合金，并且上述晶体管就是金属半导体场效应晶体管MESFET
36.如权利要求33所述，晶体管结构中每个硅化物成的厚度大约1000。
37.如权利要求33所述，晶体管结构中每个底部氧化物是用来减小栅极漏极间电容。
38.如权利要求33所述，晶体管结构中每个硅化物层是用来减小栅极阻抗。
39.在一个基底上支持的结型场效应晶体管(JFET)，其特征在于包含一个由耗尽区包围的栅极；在上述栅极上加一个正向偏压，上述耗尽区的作用使得在上述基底上形成一个电流通道，同时当栅极上的偏压为0时，上述电流通道被切断。
40.配置一个基底上支持的结型场效应晶体管(JFET)的方法，其特征在于包含如下步骤形成大量间距为W的栅极，其中每个栅极由耗尽区包围；通过缓慢增加栅极周围的耗尽区附近的通道掺杂浓度而缓慢减小开启电压的方法来来调整上述结型场效应晶体管(JFET)的开启电压。
41.如权利要求41所述，在配置上述结型场效应晶体管(JFET)中通过缓慢增加栅极周围的耗尽区附近的通道掺杂浓度而缓慢减小开启电压的方法来来制造一个开启电压大于0的常开结型场效应晶体管(JFET)。
42.如权利要求41所述，在配置上述结型场效应晶体管(JFET)中通过上述缓慢增加栅极周围的耗尽区附近的通道掺杂浓度而缓慢减小开启电压的方法来来制造一个开启电压等于或者小于0的常开结型场效应晶体管(JFET)。
43.制造一个结型场效应晶体管(JFET)的方法中，其特征在于包含如下步骤a)在一个基底上形成大量的间距为W的由耗尽区包围的栅极；b)通过增加或者减小栅极周围的耗尽区附近的通道掺杂浓度来调整上述结型场效应晶体管(JFET)的开启电压，其中增加耗尽区附近的通道掺杂浓度将减小上述开启电压；c)通过调整间距W以及在合金化之前进行RTA热处理过程的方法来调整上述开启电压。
44.如权利要求43所述，步骤a)是使用光刻掩模工艺实现的。
45.如权利要求43所述，步骤b)中增加掺杂浓度来调整开启电压到一个比0小的值来制造一个常开结型场效应晶体管(JFET)是以上述间距W恒定为前提的。
46.如权利要求43所述，步骤b)减小掺杂浓度来调整开启电压到一个不小于0的值来制造一个常闭结型场效应晶体管(JFET)是以上述间距W恒定为前提的。
47.如权利要求43所述，步骤a)其特征在于包含如下步骤a1)在一个N+基底上形成第一层N型外延层；a2)形成第二层N型外延层；a3)在上述第一层和第二层N型外延层中注入形成形成大量的上述栅极，其中在第一层和第二层N型外延层中创建初始尺寸的耗尽区。
全文摘要
本发明揭示了结型场效应晶体管(JFET)和金属半导体场效应晶体管MESFET结构及制造工艺，在低电压、高电流、高频中的应用。该结构包含一个位于栅极下面可以有效减小结电容的氧化物层。在一个实施例中，栅极中的硅化物层用来减小栅极阻抗。该结构的一个特征是由于氧化物隔离层被漂去，栅极可以薄到1000以下，可应用于高速开关。先在沟道边壁上形成一层氧化物隔离层，经过刻蚀，形成通向n型衬底的窗口。淀积多晶硅后，进行第二层氧化物隔离层和钛层的淀积。接着进行热处理，在栅极中形成钛硅合金，沟道氧化物层，以及栅极的p区。去除多余材料后，进行氧化物填充和再刻蚀。对于MESFET，其中的钛由铂代替，第二层隔离层做的薄些。然后使用金属接触。
文档编号H01L29/66GK1474460SQ02126030
公开日2004年2月11日 申请日期2002年8月9日 优先权日2002年8月9日
发明者虞和元 申请人:虞和元