专利名称：半导体封装件及其制造方法
技术领域：
本发明涉及半导体封装件，更具体地讲，涉及包含多个半导体芯片的多片型半导体封装件及其制造方法。
背景技术：
近年来，使用半导体芯片(半导体元件)的几乎全部电子系统(例如计算机、PCS、移动电话、PDA等)的现状是，为了满足用户的要求，逐渐实现高功能化和小型轻型化。随着能够响应这种倾向的设计和制造工程技术的划时代发展，电子系统所用的半导体芯片或半导体封装件也正在实现高功能化和小型轻型化。
众所周知，作为半导体芯片的封装件技术，有多芯片模块(MCMmultichip module)封装件和多芯片封装件(MCPmulti chip package)等。
其中的多芯片模块(MCM)封装件，如图3所示，是在薄的金属膜、陶瓷或基板构成的基底300上，利用引线键合、带键合、倒装芯片键合等方法，安装多个半导体芯片302、304、306并进行封装件的技术。
图3中展示的状态是通过引线键合安装第一半导体芯片302，通过带键合安装第二半导体芯片304，通过倒装芯片键合安装第三半导体芯片306，参考标号308、310分别表示PGA输入输出端子和BGA输入输出端子。
另一方面，多芯片封装件(MCP)是在限定尺寸的封装件内安装两个以上半导体芯片的技术，是采用引线键合在引线框架或基板上安装多个半导体芯片的技术。如图4所示，其结构是通过引线键合在基板402上装载多个半导体芯片404a、404b，利用引线408使各个半导体芯片404a、404b的焊盘与外部引线406连接，具有把全部结构埋入例如环氧模塑化合物(epoxy moldingcompoundEMC)400等的状态。
但是，上述现有的多芯片模块封装件和多芯片封装件，由于必须采用引线键合、带键合、倒装芯片键合等方法，在薄膜的金属膜、陶瓷或基板构成的基底上安装多个半导体芯片，或者通过引线键合在基板上安装多个半导体芯片，用环氧模塑化合物埋入结构的特性小型轻型化存在限制。
而且，由于现有的封装件具有采用引线等使半导体芯片的焊盘与外部引线连接的结构，所以存在半导体封装件的品质和可靠性降低的问题(即电气特性降低的问题)。特别是，采用EMC的现有半导体封装件，由环氧模塑化合物(EMC)产生的α粒子源，使得半导体封装件的可靠性明显降低，而且，存在因EMC导致器件的有源区被污染，封装件可靠性降低的问题。
发明内容
为了解决现有技术的上述问题，本发明提供一种可以实现小型轻型化，同时提高封装件制品的可靠性的半导体封装件及其制造方法。
为了实现上述目的，本发明的一个方面提供一种半导体封装件，其包括相互电气连接的多个半导体芯片，其还包括主半导体芯片，其起引线框架或基板的作用，设置有多个主芯片焊盘；多个金属图形，其与对应的所述各主芯片焊盘电气连接在两端形成有电极；至少一个副半导体芯片，其通过在多个副芯片焊盘上形成的各凸起与对应的各电极键合，安装在所述主半导体芯片上；在所述主半导体芯片形成的包围层(ダム)，其包围除位于所述主半导体芯片最外周的外周电极之外的其余内部电极；填充物质，其埋入所述包围层内部；多个焊料球，其设置在所述各最外周电极上。
本发明的另一方面，提供一种包含相互电气连接的多个半导体芯片的半导体封装件的制造方法，其包括第1工序，其在起引线框架或基板作用的主半导体芯片上，形成两端形成有电极的多个金属图形，并且与对应的各主芯片焊盘连接；第2工序，其在副半导体芯片的各副芯片焊盘上形成凸起；第3工序，其通过所述各凸起与对应的所述各电极键合，把所述副半导体芯片安装在所述主半导体芯片上；第4工序，其在所述主半导体芯片上形成包围除位于所述主半导体芯片最外周的外周电极之外的其余内部电极的包围层；然后用填充物质埋入其内部；第5工序，其在所述各最外周电极设置焊料球。
图1a～图1f是展示为制造本发明的半导体封装件，在主半导体芯片形成金属图形和电极的工序的工序顺序图；
图2a～图2c是展示为制造本发明的半导体封装件，在副半导体芯片形成焊料或金凸起的工序的工序顺序图；图3a～图3c是展示根据本发明优选实施例、使用主半导体芯片和副半导体芯片制造半导体封装件的工序的工序顺序图；图4是现有的多芯片模块(MCM)封装件的剖面图；图5是现有的多芯片封装件(MCP)的剖面图。
具体实施例方式
通过本说明书的介绍以及附图，可以了解本发明的上述以及其它目的和优点。
以下，将参考附图详细说明本发明的优选实施例。
本发明的核心技术要点在于，与采用引线键合、带键合、倒装芯片键合等在金属膜、陶瓷、基板等基底上安装多个半导体芯片的现有的半导体封装件不同，在起引线框架或基板作用的主半导体芯片上，形成具有电极的金属图形，与对应的焊盘(主芯片焊盘)连接，形成与至少一个副半导体芯片上的对应焊盘(副芯片焊盘)连接的凸起(焊料凸起或金凸起)，按与各凸起对应的金属图形的电极键合的方式，在主半导体芯片上安装副半导体芯片，在主半导体芯片的外周，按包围副半导体芯片的方式形成阻尼，然后用非导电性的聚合物等填充阻尼的内部。采用这种技术手段能够容易地实现本发明的目的。
图1a～图1f是展示为了制造本发明的半导体封装件，在主半导体芯片形成金属图形和电极的工序的工序顺序图。
参照图1a，在起引线框架或基板作用的一个半导体芯片，即在沿外周边形成有多个主芯片焊盘102、在主芯片焊盘102以外区域被第一保护层104覆盖的主半导体芯片100上，全面进行溅射或蒸发(evaporation)等蒸镀工序，从而形成下阻挡物质106a。此时，作为下阻挡物质106a，可以使用Ti/W、Cr+Ni、Ti/W+Ni、或由Cr+Co+Ni构成的混合物，其厚度最好在2000～5000左右。
以下，为了便于说明和增强理解，以沿图1a的线A-A’的剖面放大图示的结构为例，说明根据本发明的半导体封装件的制造工序。
参照图1b，在通过蒸镀工序形成下阻挡物质106b的主半导体芯片100的整体，形成具有规定厚度的籽晶(seed)物质108a。作为该籽晶物质108a，可以使用Cu、Au、Cr、Ni等，其厚度最好在1～5μm左右。
然后，对形成了籽晶物质108a的主半导体芯片100整体形成光刻胶，进行曝光和显影工序，选择地去除一部分光刻胶，即除了主芯片焊盘102的上部之外，露出其余部分，之后以残留的光刻胶作为蚀刻掩模，进行蚀刻工序，选择地去除一部分籽晶物质108a和下阻挡物质106a(此时，露出第一保护层104的一部分)，然后，通过去除残留的光刻胶，如图1c所示，在主芯片焊盘102的上部形成下阻挡层106和籽晶层108。这里，下阻挡层106是用于防止扩散和增大键合力。
然后，如图1d所示，除了籽晶层108的上部之外，采用非导电性聚酰亚胺或聚合物对其余部分全面涂敷绝缘层109，达到籽晶层108的高度，然后进行蒸镀或电镀工序，对整体形成具有规定厚度的金属物质110a。作为这种金属物质，可以使用Cu、Ni+Cu、Ni+Cu+Au、Cu+Au等混合物，其厚度最好在2～10μm。
参照图1e，通过进行涂敷光刻胶→曝光→显影工序，在金属物质110a的上部形成具有任意图形的蚀刻掩模，采用如此形成的蚀刻掩模进行蚀刻，形成从籽晶层108的上部延伸到绝缘层109的上部一部分的金属层110，从而制成由下阻挡层106、籽晶层108和金属层110构成的金属图形。
此时，在金属层110的两端形成圆形或方形的电极110b1、110b2。电极为球形时，主半导体芯片100内部侧电极110b2的尺寸最好是φ0.1mm～φ1mm左右，电极为方形时，主半导体芯片100内部侧电极110b2的尺寸最好是0.1mm×0.1mm～1mm×1mm左右。而且，电极为球形时，主半导体芯片100外周侧电极110b1的尺寸最好是φ0.3mm～φ3mm左右，电极为方形时，主半导体芯片100外周侧电极110b1的尺寸最好是0.3mm×0.3mm～3mm×3mm左右。
而且，通过后续工序在副半导体芯片上形成的焊料凸起键合在各电极110b1、110b2上。
最后，去除在金属层110上部残留的光刻胶(蚀刻掩模)后，在除去电极110b1、110b2部分之外的金属层110上部形成第二保护层112，由此完成主半导体芯片的制造工序。
以下，说明制造副半导体芯片的工序，该副半导体芯片应该安装在通过上述一系列工序制造的主半导体芯片上。
图2a～图2c是展示为了制造本发明的半导体封装件，在副半导体芯片形成焊料和金凸起的工序的工序顺序图。
参照图2a，通过进行与图1a～图1c所示工序实质上相同的工序，在位于副半导体芯片200的副芯片焊盘202的上部顺序形成下阻挡层206和籽晶层208，然后对副半导体芯片200全面涂敷光刻胶210，然后进行曝光和显影工序，通过去除一部分光刻胶210，即去除籽晶层208上部的光刻胶，露出籽晶层208的上部。此时使用的下阻挡层206和籽晶层208的材料和厚度与主半导体芯片100使用的相同或者类似。
之后，如图2b所示，通过进行电镀工序等，在露出的籽晶层208的上部形成规定厚度的焊料或金212a。然后，通过进行回流工序，如图2c所示，在籽晶层208上部形成凸起212。由此完成副半导体芯片的制造工序。
以下，说明在通过上述一系列工序制造的主半导体芯片上安装至少一个副半导体芯片的制造半导体封装件的工序。
图3a～图3c是展示根据本发明优选实施例、使用主半导体芯片和副半导体芯片制造半导体封装件的工序的工序顺序图。
参照图3a，通过进行倒装键合工序，在主半导体芯片100安装通过上述一系列工序获得的副半导体芯片200，即通过把在副半导体芯片200上形成的各凸起212键合在主半导体芯片100的对应各电极110b1或110b2，把副半导体芯片200安装在主半导体芯片100上。在此，主半导体芯片和副半导体芯片可以列举出微处理器和存储器、微处理器和非存储器、存储器和非存储器等。
然后，如图3b所示，在主半导体芯片100的外周部分形成由非导电性聚合物构成的包围层302，即包围不包含在主半导体芯片100外周侧形成的电极110b1的部分。此时形成的包围层302的高度最好与副半导体芯片200的高度相同。
然后，采用非导电性的聚合物等填充物质304填充包围层302内部之后，在主半导体芯片100的外周侧电极110b1设置大的焊料球，例如安装至少比副半导体芯片200的高度高0.1mm～5mm左右的焊料球306，然后通过回流，如图3c所示，制成期望的半导体封装件。
如上所述，根据本发明，与采用引线键合、带键合、倒装芯片键合等，在金属膜、陶瓷、基板等基底上安装多个半导体芯片的现有的半导体封装件不同，在起引线框架或基板作用的主半导体芯片上，形成具有电极的金属图形，与对应的焊盘(主芯片焊盘)连接，形成与至少一个副半导体芯片上的对应焊盘(副芯片焊盘)连接的凸起(焊料凸起或金凸起)，按与各凸起对应的金属图形的电极键合的方式，在主半导体芯片上设置副半导体芯片，在主半导体芯片的外周，按包围副半导体芯片的方式形成阻尼，然后用非导电性的聚合物等填充阻尼的内部，由于按这种结构制造，所以能够有效地实现半导体封装件的小型轻型化和低成本化，由于半导体芯片之间采用金属图形直接连接，所以能够进一步提高半导体封装件的电气特性的可靠性。
在不脱离本发明的技术思想的条件下，本发明可以按照其它各种方式实施。上述实施例始终是用于了解本发明的技术思想，不应仅限于其具体例子的狭义解释，在本发明的精神和权利要求的范围内，可以做各种变形进行实施。
权利要求
1.一种包含相互电气连接的多个半导体芯片的半导体封装件，其特征在于，包括主半导体芯片，其起引线框架或基板的作用，设置有多个主芯片焊盘；多个金属图形，其与对应的所述各主芯片焊盘电气连接，在其两端形成有电极；至少一个副半导体芯片，其通过在多个副芯片焊盘上形成的各凸起与对应的各电极键合，安装在所述主半导体芯片上；包围层，其形成在所述主半导体芯片上，包围除位于所述主半导体芯片最外周的外周电极之外的其余内部电极；填充物质，其埋入所述包围层内部；多个焊料球，其设置在所述各最外周电极上。
2.如权利要求1所述的半导体封装件，其特征在于，所述各金属图形包括在主芯片焊盘上形成的下阻挡层，在所述下阻挡层上形成的籽晶层，在所述籽晶层上形成的金属层。
3.如权利要求1所述的半导体封装件，其特征在于，所述下阻挡层是由Ti/W、Cr+Ni、Ti/W+Ni、或Cr+Co+Ni构成的混合物，其厚度在2000～5000，所述籽晶层是Cu、Au、Cr、或Ni，其厚度在1～5μm，所述金属层是由Cu、Ni+Cu、Ni+Cu+Au、或Cu+Au构成的混合物，其厚度在2～10μm。
4.如权利要求1所述的半导体封装件，其特征在于，所述各外周电极和内部电极是球形的，所述各内部电极的尺寸在φ0.1mm～φ1mm的范围，所述各外周电极的尺寸在φ0.3mm～φ3mm的范围。
5.如权利要求1所述的半导体封装件，其特征在于，所述各外周电极和内部电极是方形的，所述各内部电极的尺寸在0.1mm×0.1mm～1mm×1mm的范围，所述各外周电极的尺寸在0.3mm×0.3mm～3mm×3mm的范围。
6.如权利要求1所述的半导体封装件，其特征在于，所述凸起是焊料或金。
7.如权利要求1所述的半导体封装件，其特征在于，所述包围层是非导电性聚合物，具有与所述副半导体芯片的高度相同的高度。
8.如权利要求1所述的半导体封装件，其特征在于，所述填充物质是非导电性聚合物。
9.如权利要求1所述的半导体封装件，其特征在于，使在所述各外周电极设置的各焊料球的高度至少比所述副半导体芯片的高度高0.1mm～5mm的程度。
10.一种包含相互电气连接的多个半导体芯片的半导体封装件的制造方法，其特征在于，包括第1工序，其在起引线框架或基板作用的主半导体芯片上，形成两端形成有电极的多个金属图形，并且与对应的各主芯片焊盘连接；第2工序，其在副半导体芯片的各副芯片焊盘上形成凸起；第3工序，其通过所述各凸起与对应的所述各电极键合，把所述副半导体芯片安装在所述主半导体芯片上；第4工序，其在所述主半导体芯片上形成包围除位于所述主半导体芯片最外周的外周电极之外的其余内部电极的包围层，然后用填充物质埋入其内部；第5工序，其在所述各最外周电极设置焊料球。
11.如权利要求10所述的半导体封装件的制造方法，其特征在于，所述第1工序包括第1-1工序，其在所述主半导体芯片的整体上顺序形成下阻挡物质和籽晶物质；第1-2工序，其通过蚀刻工序选择地去除一部分所述下阻挡物质和籽晶物质，由此在各个主芯片焊盘上形成下阻挡层和籽晶层；第1-3工序，其在未形成所述下阻挡层和籽晶层的部分形成绝缘层；第1-4工序，其在所述主半导体芯片的整体上形成金属层；第1-5工序，其通过蚀刻工序选择地去除一部分所述金属层，由此形成两端具有电极的多个金属图形；第1-6工序，其除所述两端部的电极之外，在所述金属层的上部形成保护层。
12.如权利要求11所述的半导体封装件的制造方法，其特征在于，所述下阻挡层是由Ti/W、Cr+Ni、Ti/W+Ni、或Cr+Co+Ni构成的混合物，其厚度在2000～5000，所述籽晶层是Cu、Au、Cr或Ni，其厚度在1～5μm。
13.如权利要求11所述的半导体封装件的制造方法，其特征在于，所述绝缘层是非导电性聚酰亚胺或聚合物，具有与所述籽晶层高度相同的高度。
14.如权利要求11所述的半导体封装件的制造方法，其特征在于，所述金属层是由Cu、Ni+Cu、Ni+Cu+Au、或Cu+Au构成的混合物，其厚度在2～10μm。
15.如权利要求10所述的半导体封装件的制造方法，其特征在于，所述第2工序包括第2-1工序，其在所述副半导体芯片的整体上顺序形成下阻挡物质和籽晶物质；第2-2工序，其通过蚀刻工序选择地去除一部分所述下阻挡物质和籽晶物质，由此在各副芯片焊盘上形成下阻挡层和籽晶层；第2-3工序，其对所述副半导体芯片整体上形成光刻胶，使所述籽晶层的上部露出；第2-4工序，其在所述籽晶层上部形成凸起之后，去除所述光刻胶。
16.如权利要求15所述的半导体封装件的制造方法，其特征在于，所述下阻挡层是由Ti/W、Cr+Ni、Ti/W+Ni、或Cr+Co+Ni构成的混合物，其厚度在2000～5000，所述籽晶层是Cu、Au、Cr、或Ni，其厚度在1～5μm。
17.如权利要求15所述的半导体封装件的制造方法，其特征在于，所述各凸起是焊料或金。
18.如权利要求10所述的半导体封装件的制造方法，其特征在于，所述包围层是非导电性聚合物，具有与所述副半导体芯片的高度相同的高度。
19.如权利要求10所述的半导体封装件的制造方法，其特征在于，所述填充物质是非导电性聚合物。
20.如权利要求10所述的半导体封装件的制造方法，其特征在于，使在所述各外周电极设置的各焊料球的尺寸至少比所述副半导体芯片的高度高0.1mm～5mm的程度。
全文摘要
本发明提供一种可以实现小型轻型化，同时提高封装件制品的可靠性的半导体封装件以及制造方法。为此，本发明与采用引线键合、带键合、倒装芯片键合等，在金属膜、陶瓷、基板等基底上安装多个半导体芯片的现有的半导体封装件不同，在起引线框架或基板作用的主半导体芯片上，形成具有电极的金属图形，与对应的焊盘(主芯片焊盘)连接，形成与至少一个副半导体芯片上的对应焊盘(副芯片焊盘)连接的凸起(焊料凸起或金凸起)，按与各凸起对应的金属图形的电极键合的方式，在主半导体芯片上设置副半导体芯片，在主半导体芯片的外周，按包围副半导体芯片的方式形成包围层，然后用非导电性的聚合物等填充包围层内部。
文档编号H01L23/485GK1462072SQ0212658
公开日2003年12月17日 申请日期2002年6月15日 优先权日2001年6月15日
发明者朴桂灿 申请人:东部电子株式会社