专利名称：晶粒级封装结构的制作方法
技术领域：
本实用新型是有关于一种晶粒级封装结构(Chip Scale Package，CSP)，且特别是有关于一种利用导线架(leadframe)作为载具(carrier)的晶粒级封装结构。
图1为公知凸块晶片承载器封装的结构剖面示意图。请参照图1，凸块承载器封装主要是由一晶片100、一黏着胶104、多条焊线106、多个终端108以及一封装胶体110所构成。其中，晶片100上具有多个导电焊垫102，且晶片100配置在黏着胶104上。晶片100上的导电焊垫102通过焊线106与终端108电性连接，而封装胶体110是用以包覆晶片100以及焊线106。此外，黏着胶104会暴露在封装胶体110外，以提高封装体的散热能力，而终端108亦会暴露于封装胶体110外，通过终端108可使得晶片100与其它元件或主机板电性连接。此种封装结构中，必须借助化学蚀刻的方式将黏着胶104暴露并制作出终端108，故工艺较为繁琐。
图2为公知四方扁平无引脚封装的结构剖面示意图。请参照图2，四方扁平无引脚封装主要由一晶片200、一黏着胶204、多条焊线(bonding wire)206a、多条焊线206b、一导线架208，以及一封装胶体210所构成。其中，导线架208包括一晶片座208a以及多个引脚208b，而晶片200上具有多个导电焊垫202。晶片200通过黏着胶204配置于晶片座208a上，且晶片200上部份的导电焊垫202会通过焊线206b与引脚208b电性连接，而部份的导电焊垫202会通过焊线206a与晶片座208a电性连接，且通常为接地状态。封装胶体210用以包覆晶片200、黏着胶204以及焊线206a、206b，并使晶片座208a与引脚208b暴露在封装胶体210外。晶片座208a暴露在封装胶体210外可提高封装体的散热能力，而引脚208b暴露于封装胶体210有利于与其它元件或主机板电性连接。
图3为公知导线架型封装的结构剖面示意图。请参照图3，导线架型封装主要是由一晶片300、一黏着胶304、多条焊线306、一导线架308，以及一封装胶体310所构成。其中，导线架308包括一晶片座308a以及多个引脚308b，而晶片300上具有多个导电焊垫302。晶片300通过黏着胶304配置于晶片座308a上，且晶片300上的导电焊垫302会通过焊线306与引脚308b电性连接。封装胶体310用以包覆晶片300、黏着胶304、焊线306、晶片座308a以及部份的引脚308b。因此，暴露于封装胶体31外的引脚308b可与其它载具电性连接。此种封装结构必须通过引脚或是以外加散热块(heat sink)的方式将热导至外界，故其散热效率不甚理想。
上述各种封装体中所使用的晶片皆为焊线晶片(wire bondingchip)，且都是通过焊线达到电性连接的目的，焊线不但使封装体的厚度无法有效缩减，且其与覆晶封装技术相较，并无法提供较短的导电路径。此外，若焊线晶片要以覆晶技术进行封装时，必须经过重配置(redistribution)方可实施，但晶片在经过重配置之后，常会有线路长度(circuit length)增加以及寄生电感较高等问题产生。
为达本实用新型的上述目的，提出一种晶粒级封装结构，其主要由一凹穴型导线架、一具有多个导电焊垫的晶片、多个电性接点以及一封装胶体所构成。其中，凹穴型导线由一散热块以及多个环绕于此散热片外围的引脚所构成，凹穴型导线架中的引脚可分为厚度为第一厚度的外引脚以及厚度为第二厚度的内引脚两部份，且第一厚度大于第二厚度以于凹穴型导线架中构成一凹穴。晶片具有一主动表面，且主动表面上具有多个导电焊垫，此晶片配置于凹穴型导线架的凹穴中，又晶片上的导电焊垫与凹穴型导线架的内引脚电性连接，且晶片的主动表面与散热块连接。电性接点配置于导电焊垫与内引脚之间，以作为电性连接的媒介。而封装胶体则配置于晶片与凹穴型导线架之间，以将晶片与凹穴型导线架固着成一体。
本实用新型的晶粒级封装结构中，凹穴型导线架的材质例如为铜金属。外引脚的厚度(第一厚度)例如介于350至400微米，而内引脚的厚度(第二厚度)例如介于50至100微米。此外，本实用新型中的晶片例如可直接使用焊线晶片(wire bonding chip)或是覆晶晶片(flip chip die)。
本实用新型的晶粒级封装结构中，导电焊垫与内引脚例如直接以热压合的方式使得二者之间通过电性接点电性连接，而电性接点例如金凸块或是锡铅凸块等金属凸块，其中金凸块例如是通过打线机所形成的金凸块(gold stud bump)，或是通过电镀工艺所形成之金凸块。
另提出一种晶粒级封装工艺，首先提供一凹穴型导线架，此凹穴型导线架是由一散热块以及多个环绕于此散热片外围的引脚所构成，凹穴型导线架中的引脚可分为厚度为第一厚度的外引脚以及厚度为第二厚度的内引脚两部份，且第一厚度大于第二厚度以于凹穴型导线架中构成一凹穴。接着提供一晶片，此晶片具有一主动表面，且主动表面上具有多个导电焊垫，接着于晶片的导电焊垫上进行电性接点的制作，这些电性接点例如是金凸块或是锡铅凸块等金属凸块，其中金凸块例如是通过打线机所形成的金凸块(gold stud bump)，或是通过电镀工艺所形成的金凸块。接着再将此晶片配置于凹穴型导线架的凹穴中，并进行一热压合工艺，以使晶片上的导电焊垫通过电性接点与凹穴型导线架的内引脚电性连接，并使得晶片的主动表面与散热块连接。最后再进行一灌胶工艺，以使一封装胶体灌入晶片与凹穴型导线架之间，以将晶片与凹穴型导线架固着成一体。
本实用新型的晶粒级封装工艺中，凹穴型导线架的制作先提供一厚度为第一厚度的导体材，其材质例如为铜金属。接着将部份区域的导体材移除至第二厚度，以形成上述的凹穴，最后将此导体材图案化，即可形成具有引脚以及散热块的凹穴型导线架。
本实用新型的晶粒级封装工艺中，第一厚度例如介于350至400微米，而第二厚度例如介于50至100微米。此外，本实用新型中的晶片例如可直接使用焊线晶片或是覆晶晶片。
本实用新型的晶粒级封装工艺中，在灌胶工艺之后例如进行一黏着工艺，以形成一封装单体。
图2为公知四方扁平无引脚封装的结构剖面示意图；图3为公知导线架型封装的结构剖面示意图；图4至图9为依照本实用新型一较佳实施例晶粒级封装工艺的流程示意图；图10为图6的仰视图；图11为图7的仰视图；图12为图8的仰视图；图13为图9的仰视图；以及图14为图9的晶粒级封装结构组装于印刷电路板上的示意图。
100、200、300晶片102、202、302导电焊垫104、204、304黏着胶106、206a、206b、306焊线108终端110、210、310封装胶体208、308导线架208a、308a晶片座208b、308b引脚400凹穴型导线架402导体材404凹穴406引脚
406a内引脚406b外引脚408散热块500晶片500a主动表面502导电焊垫504电性接点506黏着胶508封装胶体600导热垫602电性接点700印刷电路板D1第一厚度D2第二厚度接着请参照图5，将部份区域的导体材402移除至一第二厚度D2，第二厚度D2例如为50至100微米之间，以于导体材402上形成一凹穴404。其中，凹穴404用以容纳欲封装的晶片(未绘示)，故凹穴404的大小以及深度(D1-D2)的设计以能够容纳晶片为原则。
图10为图6的仰视图。接着请同时参照图6与图10，在形成凹穴404之后，接着将导体材402图案化以形成一凹穴型导线架400。本实施例中的凹穴型导线架400例如具有多个引脚406以及一散热块408，而其中引脚406又可分为内引脚406a与外引脚406b两个部份。由图10的仰视图可知，部份内引脚406a与散热块408的连接处例如可以采用去脚(lead break)的设计，此去脚设计将可使得内引脚406a与散热块408之间在分离上的处理更为容易。此外，在外引脚406b与外围导体材402的连接处亦可以采用上述的去脚设计，以期达到相同之目的。上述的去脚设计在后续的工艺中将会被移除，以使得内引脚406a与散热块408之间不会因此而短路。
本实施例中，散热块408例如是接地，此接地的散热块408不但具有散热效果，且同时具有遮蔽电磁干扰(EMI shielding)的效果，而引脚406例如用以与晶片上的各个信号接点电性连接。然而，熟习该项技术者应知，引脚406中亦有部份为接地引脚(ground lead)，因此散热块408便可通过引脚406中的接地引脚达到接地的效果。
图11为图7的仰视图。接着请同时参照图7与图11，在凹穴型导线架400之后，接着提供一晶片500，晶片500上具有一主动表面500a，而主动表面500a上配置有多个导电焊垫502，其中，晶片500例如为一般常见的焊线晶片或是覆晶晶片。为了使晶片500能够与凹穴型导线架400顺利电性连接，本实施例于晶片500的导电焊垫502上先行制作电性接点504，电性接点504例如为金凸块或是锡铅凸块等金属凸块，其中金凸块例如是通过打线机所形成的金凸块(gold studbump)，或是通过电镀工艺所形成的金凸块，接着将晶片500以覆晶方式置于凹穴型导线架400的凹穴404中，并以成熟的热压合技术使得晶片500通过电性接点504与凹穴型导线架400连接。在热压合的过程中，晶片500上的导电焊垫502会通过电性接点504与凹穴型导线架400上的内引脚406a电性连接，而晶片500的主动表面500a则会通过黏着胶506与凹穴型导线架400上的散热块408连接。
图12为图8的仰视图。接着请同时参照图8与图12，在热压合工艺之后，接着进行一灌胶工艺，以将一封装胶体508灌入晶片500与凹穴型导线架400之间，以将晶片500与凹穴型导线架400固着成一体。
图13为图9的仰视图。接着请同时参照图9与图13，在灌胶工艺之后，接着再进行一黏着工艺(singulation)，例如是以冲断(punch)的方式形成一封装单体。
由图9可知，本实施例的晶粒级封装结构主要是由一凹穴型导线架400、一具有多个导电焊垫502的晶片500、多个电性接点504以及一封装胶体508所构成。其中，凹穴型导线架400是由一散热块408以及多个环绕于此散热片408外围的引脚406所构成，凹穴型导线架400中的引脚406可分为厚度为第一厚度D1的外引脚406b以及厚度为第二厚度D2的内引脚406a两部份，且第一厚度D1大于第二厚度D2以于凹穴型导线架400中构成一凹穴404。晶片500具有一主动表面500a，且主动表面500a上具有多个导电焊垫502，此晶片500配置于凹穴型导线架400的凹穴404中，又晶片500上的导电焊垫502通过电性接点504与凹穴型导线架400的内引脚406a电性连接，且晶片500的主动表面500a例如通过黏着胶506与散热块408连接。而封装胶体508则配置于晶片500与凹穴型导线架400之间，以将晶片500与凹穴型导线架400固着成一体。
由于晶片500的主动表面500a通过黏着胶506与散热块408连接，故此封装结构可将晶片500的主动表面500a所产生的热更有效率的传导到外界。
本实施例的晶粒级封装结构中，凹穴型导线架400的材质例如为铜金属。外引脚的厚度(第一厚度)D1例如介于350至400微米，而内引脚的厚度(第二厚度)D2例如介于50至100微米。此外，本实施例中的晶片500例如可直接使用焊线晶片(wire bonding chip)或是覆晶晶片(flip chip die)。
本实施例中，晶粒级封装结构不但面积小且厚度低，且整体厚度与原有凹穴型导线架400的厚度几乎相同，故十分符合元件小型化的需求。
上述实施例中的晶粒级封装结构虽以单一晶片封装为例子进行说明，然而，熟习该项技术者应知，凹穴型导线架亦可设计为具有多个凹穴，使其可同时容纳多个晶片，以达到多晶片(multi-chip)封装的目的。
图14为依照本实用新型一较佳实施例晶粒级封装结构组装于印刷电路板上的示意图。请参照图14，由图中可知，上述的晶粒级封装结构配置于一印刷电路板700上，通过印刷电路板700作为其承载器。其中，印刷电路板700与凹穴型导线架400的外引脚406b电性连接，使得晶片500可通过凹穴型导线架400以及印刷电路板700达到构装的目的。
本实施例中，印刷电路板700与凹穴型导线架400的外引脚406b之间例如通过电性接点602作为电性连接的媒介，其中电性接点602例如是锡铅(solder paste)。此外，印刷电路板700与晶片500之间例如配置有一导热垫600，此导热垫600用将晶片500背面的热传导至印刷电路板700之后进行散热，以进一步提高封装单体的散热能力。
综上所述，本实用新型的晶粒级封装结构及其工艺至少具有下列优点1.本实用新型的晶粒级封装结构不但面积小且厚度低，整体厚度与原有凹穴型导线架的厚度几乎相同，故十分符合小型化的需求。
2.本实用新型的晶粒级封装结构中，不需使用到焊线作为电性连接的媒介，使得封装体积缩小。
3.本实用新型的晶粒级封装结构中，接地的散热块同时兼具散热以及遮蔽电磁干扰等功能。
4.本实用新型的晶粒级封装结构不但可将覆晶晶片，亦可直接将现行的绕线晶片与导线架电性连接，无须再进行重配置，可进一步减少线路长度增加以及寄生电感的问题，同时可以缩短新晶片开发的时间和成本。
5.本实用新型的晶粒级封装工艺以覆晶方式搭配上成熟的热压合技术取代打线技术，导电路径的缩短使得封装体的线性表现十分良好。
6.本实用新型的晶粒级封装工艺较为简短，且成本较低。
权利要求1.一种晶粒级封装结构，其特征是，该结构包括一凹穴型导线架，该凹穴型导线架包括一散热块以及多个位于该散热块外围的引脚，其中每一该些引脚包括一内引脚与一外引脚，该外引脚的厚度为一第一厚度，而该散热块与该内引脚的厚度为一第二厚度，又该第一厚度大于该第二厚度，以于该凹穴型导线架中构成一凹穴；一晶片，该晶片配置于该凹穴中，该晶片具有一主动区域，且该主动区域上具有多个导电焊垫，其中该些导电焊垫与该些内引脚电性连接，而该主动表面与该散热块连接；多个电性接点，该些电性接点配置于该些导电焊垫与该些内引脚之间；以及一封装胶体，该封装胶体配置于该晶片与该凹穴型导线架之间。
2.如权利要求1所述的晶粒级封装结构，其特征是，该第一厚度介于350至400微米。
3.如权利要求1所述的晶粒级封装结构，其特征是，该第二厚度介于50至100微米。
4.如权利要求1所述的晶粒级封装结构，其特征是，该凹穴型导线架的材质包括铜金属。
5.如权利要求1所述的晶粒级封装结构，其特征是，该晶片为一焊线晶片。
6.如权利要求1所述的晶粒级封装结构，其特征是，该晶片为一覆晶晶片。
7.如权利要求1所述的晶粒级封装结构，其特征是，该些电性接点包括金凸块、锡铅凸块。
专利摘要一种晶粒级封装结构，主要是将晶片(焊线晶片或覆晶晶片)以覆晶方式搭配热压合技术与凹穴型导线架电性连接，之后再通过封装胶体将晶片与凹穴型导线架固着成一体。所形成的晶粒级封装结构在厚度上与原有的凹穴型导线架几乎相同，具有封装体积小、散热良好、可遮蔽电磁干扰，以及电性表现佳等优势。
文档编号H01L23/48GK2572564SQ0225235
公开日2003年9月10日 申请日期2002年9月29日 优先权日2002年9月29日
发明者何昆耀, 宫振越 申请人:威盛电子股份有限公司