专利名称：具有开口部的半导体装置的制造方法
技术领域：
本发明涉及半导体装置的制造方法，尤其是关于具有开口部的半导体装置的制造方法。
背景技术：
近年来，在形成半导体装置的多层布线时，试图用双嵌入(Dual Damascene)的方法来简化工序。此双嵌入的方法为在层间绝缘膜上，形成导通孔及布线用沟槽后，通过将金属埋入此导通孔及布线用沟槽里，同时形成成为上层布线层的嵌入布线和得到金属嵌入布线及下层布线的接点的插塞(plug)，在此双镶嵌方法中，作为形成导通孔及布线沟槽的一工序为为了得到和下层布线层的接点而在层间绝缘膜上形成导通孔后，通过在此导通孔上部再开口以形成嵌入布线用沟槽。
通常是用图形复印术形成上述导通孔和布线用沟槽。但是，用图形复印术形成导通孔和布线用沟槽时，在感光性抗蚀膜曝光时，就存在有射向抗蚀膜的入射光和来自形成图形的层间绝缘膜的反射光发生干扰的问题。干扰的结果是由于在抗蚀膜的膜厚度上有微小偏差，给抗蚀护膜的曝光的光量也出现偏差。因此曝光光量的偏差会引起形成导通孔和布线用沟槽的精度降低，所以会存在形成于半导体基板上的插塞或嵌入布线的尺寸发生偏差的问题。
由此，为了缓和以往的射向抗蚀膜的入射光和来自层间绝缘膜的反射光发生干扰，就提出在层间绝缘膜和抗蚀膜之间，配置有机类材料的防反射膜的方法。这些方法，例如公布在日本特许公开公报第2002-373936号上的方法。因通过这样的防反射膜抑制曝光的光反射，所以可以缓和干扰。这样，就能够制作出上述插塞和嵌入布线的尺寸均一的半导体装置。
但是，在形成布线用沟槽时，涂布形成的有机类材料防反射膜在进入导通孔内的同时，即使是用图形复印术显影，也不能将此导通孔内的防反射膜除去。若这样的防反射膜残留下来的话，就有妨碍插塞和嵌入布线形成之类的问题。以下，参照图33～图41，就此问题进行详细说明。
首先，如图33所示，在半导体基板101的表面上，形成MOS晶体管以及与该晶体管相连结的布线结构。该MOS晶体管包括插在沟道区，以所规定间隔形成的一对源/漏区102和通过沟道区上的栅极绝缘膜103所形成的栅电极104。另外，和MOS晶体管相连结的布线构造包括填充形成在层间绝缘膜105的导通孔105a内的钨插塞106、沿着层间绝缘膜105的布线沟槽105b表面上所形成的由氮化钽(TaN)膜构成的防扩散膜107和在防扩散膜107所围区域上所形成的由铜等构成的布线108。
接着，以全面覆盖上述MOS晶体管以及与该MOS晶体管相连结的布线结构来形成由碳氮硅(SiCN)膜构成的防扩散膜109。
于是，形成层间绝缘膜110以使其覆盖防扩散膜109。然后，如图34所示，在层间绝缘膜110上，通过顺次涂布法将有机类材料的第1防反射膜120a及有机类材料的第1抗蚀膜121进行涂布。接着，如图35所示，对第1抗蚀膜121经过曝光，显像，清洗(洗净)、烘干等处理，形成形成导通孔用的防蚀图形121p。然后，以该防蚀图形的121p作为掩模，将第1防反射膜120a及层间绝缘膜110和防扩散膜109进行蚀刻，形成导通孔111。此后，将防蚀图形121p及第1防反射膜120a除去，就得到如图36所示的构造。
这里，在以往，因都由有机类材料形成第1防反射膜120a和第1抗蚀膜121，所以在用灰化法除去由第1抗蚀膜121构成的防蚀图形121p时，也可以除去第1防反射膜120a。
下面，如图37所示，通过涂布法将有机类材料的第2防反射膜120b及有机类材料的第2抗蚀膜130涂布在层间绝缘膜110上。接着，如图38所示，将对第2抗蚀膜130经过曝光、显像、清洗、烘干等处理，形成嵌入布线用防蚀图形130p，然后，如图39所示，以该防蚀图形130p作为掩模，将第2防反射膜120b及层间绝缘膜110进行蚀刻，形成布线用沟槽112。
但是，如图39所示，在此时，导通孔111内有第2防反射膜120b残留。于是，在除去第2抗蚀膜130时，即使除去残留的第2防反射膜120b，如图40所示，会形成壁状残渣110b。
于是，若有这样的壁状残渣形成，则很难往导通孔111及布线用沟槽112内填充布线用金属，结果就存在难以在导通孔111及布线用沟槽112内进行布线的问题。另外，即使能够形成布线，如图41所示，也会产生防扩散膜134及布线135形成后的断线等问题。为此，就会产生降低半导体装置的可靠性的问题。
另外，不限于上述例，在用防反射膜在层间绝缘膜上形成2段阶梯形的开口部的方法中，也存在因防反射膜的残留而使半导体装置的可靠性降低的问题。
发明内容
本发明的一个目的是提供一种在层间绝缘膜上形成2阶梯形的开口部时使用防反射膜的情况下能够防止可靠性降低的半导体装置的制造方法。
本发明的另一个目的是提供一种简化制作工序的半导体装置的制造方法。
作为本发明一个内容的半导体装置的制造方法是具有在层间绝缘膜上形成防反射膜的工序、在防反射膜上的所定区域内形成第1防蚀图形的工序、以第1防蚀图形作为掩模，通过蚀刻层间绝缘膜，在层间绝缘膜上形成第1开口部的工序、留下防反射膜，而除去第1防蚀图形后，在防反射膜上所定区域内形成第2防蚀图形的工序、以第2防蚀图形作为掩模，通过蚀刻层间绝缘膜，至少在第1开口部的上部，以比第1开口部大的开口面积，形成第2开口部的工序。
在上述半导体装置的制造方法中，如上所述，以第1防蚀图形作为掩模，在层间绝缘膜上形成第1开口部后，使防反射膜留下，而除去第1防蚀图形，此后，为在防反射膜上的所定区域里形成第2开口部，通过形成第2防蚀图形，就容易能够使第1开口部的形成和第2开口部的形成共用一个防反射膜。这样，不必在形成第1开口部后，再形成一个新防反射膜。因此，因能够避免防反射膜进入第1开口部，所以，就可以避免防反射膜在血型复印后残留在第1开口部。结果是，在层间绝缘膜上形成2段阶梯形的开口部时，在用防反射膜的情况下，能够防止可靠性的降低。另外，因在第1开口部形成工序和第2开口部的形成工序中，共用一个防反射膜，所以，就能够减少一个形成防反射膜的工序，就可以简化制造过程。
在上述半导体装置的制造方法中，防反射膜最好为无机膜。如果用这样的材料形成防反射膜，在除去第1防蚀图形时，容易留下防反射膜而仅将第1防蚀图形除去。
在防反射膜为无机膜的构成中，防反射膜可以包含任一个选自由氮化硅、多晶硅及氧氮硅(SiON)构成的组群的无机物，防反射膜也可以包含任一个选自由氮化钛(TiN)、氮化钽(TaN)、氧化钛(TiO)、氧化钽(TaO)及硅钛(TiSi)构成的组群的无机物。
在上述半导体装置的制造方法中，除去第1防蚀图形的工序最好包含留下防反射膜，而通过灰化及光刻胶除去液将第1防蚀图形除去的工序。通过这样的构成，在除去第1防蚀图形时，容易留下防反射膜，而能够仅将第1防蚀图形除去。
上述半导体装置的制造方法最好还包含在形成第2开口部后，除去第2防蚀图形的工序、在将导电物质埋入第1开口部及第2开口部内后，通过研磨除去多余的导电物质堆积部分的工序、在用研磨除去导电物质多余的堆积部分时的除去防反射膜的工序。若有这样的构成，在第1开口部及第2开口部内形成由布线及连接部构成的导电物质时，因能够同时除去防反射膜，所以，不必另外增加除去防反射膜的工序，从而简化制作工序。
在上述半导体装置的制造方法中，最好还包含在形成第2开口部之后，除去第2防蚀图形的工序、此后通过蚀刻将防反射膜除去的工序，若通过这样的结构，在形成第2开口部后，能够容易除去防反射膜。
在上述半导体装置的制造方法中，最好还具有在层间绝缘膜上形成防反射膜的工序后，在形成第1开口部的工序之前，注入杂质到防反射膜中，使防反射膜硬化的工序。通过这样的构成，在除去第1防蚀图形时，留下防反射膜，而能够仅除去第1防蚀图形。这时，防反射膜也可以含有SOG膜(旋涂玻璃膜)。
在上述半导体装置的制造方法中，第2开口部最好是为了嵌入布线用的布线用沟槽，第1开口部最好是为了电连接层间绝缘膜的下层的布线层和嵌入布线用的导通孔。这样的结构能够不降低装置的可靠性而能形成双嵌的布线结构。
在上述的半导体装置的制造方法中，层间绝缘膜最好包含由至少一种选自聚合物、碳氧硅(SiOC)、MSQ、SiOF、四乙氧基硅烷(TEOS)及二氧化硅的组群的一种材料构成的膜。通过这样的结构，例如用聚合物、SiOC、MSQ、HSQ等的低介电常数绝缘膜，就能够降低布线间的电容。
在上述的半导体装置的制造方法中，防反射膜也可以包含由氮化钽(TaN)构成的防反射膜，层间绝缘膜也可以包含由碳氧硅(SiOC)构成的层间绝缘膜。另外，防反射膜也可以包含由氮氧硅(SiON)构成的防反射膜，层间绝缘膜也可以包含由聚合物构成的层间绝缘膜。
图1～图11是说明本发明第1实施形式的半导体装置的制造方法的截面图。
图12是说明本发明的第2实施形式的半导体装置的制造方法的截面图。
图13～图22是说明本发明的第3实施形式的半导体装置的制造方法的截面图。
图23～图32是本发明的第4实施形式的半导体装置的制造方法的截面图。
图33～图41是说明以往的半导体装置的制造方法的截面图。
具体实施例方式
下面，基于本发明的实施形式的附加图面进行说明。
实施形式1参照图1～图11，就第1实施形式的半导体装置的制造方法进行说明。首先，如图1所示，在半导体基板1表面上，形成MOS晶体管及和该MOS晶体管相连结的布线结构。该MOS晶体管包含插在沟道区以所规定间隔所形成的一对源/漏区域2和通过沟道区上的栅极绝缘膜3所形成的栅电极4。另外，和MOS晶体管相连结的布线结构包括填充形成在层间绝缘膜5的导通孔5a内的钨插塞6、沿着层间绝缘膜5的布线沟槽5b表面上所形成的由氮化钽(TaN)膜构成的，大约有3nm～30nm厚度的防扩散膜7和在防扩散膜7所围区域上所形成的由铜等构成的布线8。
该布线8可以被以下物质形成铝(Al)和硅(Si)和铜(Cu)的合金，铝(Al)和硅(Si)和铜(Cu)的合金及氮化钛(TiN)、铜(Cu)，另外，氮化钛(TiN)及铜(Cu)等。
接着，形成由氮碳硅(SiCN)膜构成的防扩散膜9以全面覆盖所述的MOS晶体管以及与该MOS晶体管相连结的布线结构。然后为覆盖防扩散膜9而用CVD法形成由厚度大约为300～1000nm的四乙氧基硅烷(TEOS)膜构成的平坦化的层间绝缘膜10。另外，防扩散膜7及9是为了防止布线8中所含的铜(Cu)扩散到层间绝缘膜5及10中而配置的。
下面，如图2所示，形成由含有氮化钛(TiN)或氮化钽(TaN)、氮硅钛(TiSiN)等过渡金属元素的氮化物，或含有氧化钛(TiO)或氧化钽(TaO)等过渡金属元素的氧化物等无机物构成的防反射膜20，它的厚度大约为3nm～30nm。然后，将以线型酚醋清漆树脂作为底部的第1抗蚀膜21以大约200nm～1000nm的厚度涂布在防反射膜20上。然后，对第1抗蚀膜21经过曝光、显像、清洗、烘干等的处理，如图3所示，形成导通孔形成用的防蚀图形21p。另外，防蚀图形21p是本发明的(第1防蚀图形)的一例。
下面，如图4所示，使防蚀图形21p作为掩模，对防反射膜20进行各向异性蚀刻。该防反射膜20的各向异性蚀刻是在以下条件下进行的。
使用的气体流量氩气(Ar)大约为150sccm，CH4大约为6sccm，氯气(Cl2)大约为100sccm三氯化硼(BCl3)大约为25sccm压力大约为2帕微波能量大约为800瓦射频(Rf)能量大约为30瓦另外，通过将层间绝缘膜10及防扩散膜9进行各向异性蚀刻，在层间绝缘膜10及防扩散膜9上形成导通孔11。另外，导通孔11是本发明的(第1开口部)的一例。该层间绝缘膜10及防扩散膜9的各向异性蚀刻是在将蚀刻防反射膜20时的反应室的压力设定为大约0.1帕～2.0帕，用C4F8、氩气、氧类的气体进行的。另外，此时，也可以添加一氧化碳或CHF3、氮、CH2F2。
如此形成导通孔11后，留下由无机物构成的防反射膜20，同时，仅将以有机类的线型酚醋清漆树脂作为底部的防蚀图形21p除去。具体地说，首先，用氧气或氢和氮的混合气、氨气、水并将反应室的压力设定为大约10帕～100帕，同时在通过高频引起的等离子体中，经过大约0～100秒钟的灰化。此后，通过在被加热到大约15℃～100℃的有机胺剥离液中浸泡大约5～600秒钟，留下防反射膜20，而仅除去防蚀图形21p。
下面，如图5所示，将以大约200nm～1000nm的厚度涂布以线型酚醋清漆树脂作为底部的第2抗蚀膜30。然后对第2抗蚀膜30经过曝光、显像、清洗、烘干等的处理，如图6所示，形成布线用沟槽(嵌入布线)形成用的防蚀图形30p。另外，防蚀图形30p是本发明的(第2防蚀图形)的一例。
下面，如图7所示，以防蚀图形30p作为掩模，将由含有氮化钛(TiN)或氮化钽(TaN)、氮硅钛(TiSiN)等过渡金属元素的氮化物，或，氧化钛(TiO)或氧化钽(TaO)等含有过渡金属元素的氧化物等的无机物构成的防反射膜20进行各向异性蚀刻，该防反射膜20的各向异性蚀刻是和以上述的防蚀图形21p作为掩模的防反射膜20的各向异性蚀刻在同样的条件下进行的。
然后，如图8所示，通过各向异性蚀刻在层间绝缘膜10上形成布线用沟槽12。另外，布线用沟槽12是本发明的(第2开口部)的一例。该层间绝缘膜10的各向异性蚀刻是在例如将反应室的压力设定为大约0.1帕～2.0帕的压力，用C4F8、氩气、氧类的气体进行的。另外，此时，也可以添加一氧化碳或CHF3、氮气、CH2F2、CF4。
下面，通过除去防蚀图形30p，得到如图9所示的形状。该防蚀图形30p的除去是在用氧气或氢和氮的混合气、氨气、水，并将上述反应室的压力设定到大约10帕～100帕的压力的同时，在通过高频引起的等离子体中，经过大约10～150秒钟的灰化后，通过在被加热到大约15℃～100℃的有机胺剥离液中，浸泡大约5～600秒钟。
如图10所示，在形成由厚度大约为3nm～30nm的氮化钽(TaN)构成的防扩散膜34以使其覆盖导通孔11及布线用沟沟槽12和防反射膜20后，使铜等埋填入导通孔11及布线用沟槽12，以形成布线用金属膜35。再者，防扩散膜34是为了防止布线用金属膜35所含的铜(Cu)向层间绝缘膜10内扩散而配置的。此后，通过CMP(化学机械抛光)法，除去布线用金属膜35及防扩散膜34的多余的堆积部分.此时，同时除去无机物构成的防反射膜20。这样，就得到如图11所示的第1实施形式的双嵌入的布线结构。
在第1实施形式中，如上所述，在形成导通孔11的工序后，除去第1抗蚀膜21，通过在形成导通孔11时所用的防反射膜20上形成第2抗蚀膜30，就不必在导通孔11形成后，形成新的防反射膜。为此，因可以避免防反射膜进入到导通孔11中，所以，就能够避免防反射膜20被图形复印在导通孔11上后的残留。结果是，不会如图41所示的会发生以往的壁状残渣110b，而在层间绝缘膜10内形成导通孔11及布线用沟槽12，所以，就能够防止布线(布线用金属膜35)的可靠性降低的问题。
另外，在第1实施图形中，因导通孔11的形成工序和布线用沟槽12的形成工序共用一个防反射膜20，所以，就能够减少一次防反射膜20的形成工序，由此，就可以简化制造工序。
再者，在第1实施形式中，如上所述，在将铜等填埋入导通孔11及布线用沟槽12里，以形成布线用金属膜35后，通过CMP和在除去布线用金属膜35及防扩散膜34的多余的堆积部分时，通过还同时除去无机物构成的防反射膜20，不必再另外添加除去防反射膜20的工序，这样也能够简化制造工序。
实施形式2参照图12，就本实施形式2的在导通孔内残留有第2抗蚀膜的残渣30a时的工序进行说明。
即，在图5及图6所示的第1实施形式中的由第2抗蚀膜30形成的防蚀图形30p的形成工序中，如图12所示，存在在导通孔11内残留有第2抗蚀膜30的抗蚀膜残渣30a的情况。
这里，在实施形式2中，在通过图6所示的图形复印技术对第2抗蚀膜30复印图形的工序后，在图7所示的蚀刻防反射膜20的工序前，配备通过各向异性蚀刻除去上述抗蚀膜的残渣30a的工序。该各向异性蚀刻是在以下条件，用ECR(电子回旋共振)蚀刻以下述条件进行大约10秒钟。
所用气体的流量氧大约10sccm压力大约0.266帕微波能量大约1500瓦射频(Rf)能量大约20瓦在本实施形式中，如上所述，在进行蚀刻防反射膜20的工序之前，通过用各向异性蚀刻除去进入导通孔11内的第2抗蚀膜30的光刻胶残渣30a，使导通孔11内没有光刻胶残渣30a，在此状态下，可以进行为蚀刻防反射膜20及形成布线用沟槽12的蚀刻。为此，就可以抑制因光刻胶残渣30a而引起的布线用沟槽12形成不良的问题。
实施形式3参照图13～图22，在实施形式3中，和上述实施形式1不同的是，就用由无机膜的多晶硅膜构成的防反射膜的情况进行说明。
首先，如图13所示，用和实施形式1相同的制造工序，形成到布线8。然后形成由氮碳硅(SiCN)膜构成的防扩散膜9以覆盖全部，此后，形成覆盖防扩散膜9全部的层间绝缘膜10，接着，在层间绝缘膜10上，形成厚度大约为30nm～150nm的由多晶硅构成的防反射膜40。
下面，如图14所示，以大约200nm～1000nm的膜厚，涂布以线型酚醛清漆树脂为底部的第1抗蚀膜21。然后，对第1抗蚀膜21经过曝光、显像、清洗、烘干等的处理，如图15所示，形成导通孔形成用的防蚀图形21p。
接下来，如图15所示，以防蚀图形21p为掩模，对防反射膜40进行各向异性蚀刻。该各向异性蚀刻是在以下条件，经过大约15秒钟，用ECR(电子回旋共振)蚀刻而进行的。
所用的气体流量氯气大约10sccm氧气大约4sccm
压力 大约0.266帕微波能量 大约1500瓦射频(Rf)能量 大约40瓦下面，如图16所示，通过各向异性蚀刻将导通孔形成在层间绝缘膜10及防扩散膜9上后，留下防反射膜40，同时仅除去防蚀图形21p。然后，如图17所示，以膜厚大约为200nm～1000nm涂布以线型酚醛清漆树脂作为底部的第2抗蚀膜30。之后，对第2抗蚀膜30经过曝光、显像、清洗、烘干等的处理，如图18所示，形成布线用沟槽(嵌入布线)形成用的防蚀图形30p。
下面，如图19所示，以该防蚀图形30p为掩模，进行防反射膜40的各向异性蚀刻。该防反射膜40的各向异性蚀刻在和图15所示的防反射膜40的蚀刻工序相同的条件下进行的。
然后，以防蚀图形30p及防反射膜40作为掩模，用各向异性蚀刻形成层间绝缘膜10中的布线用沟槽12后，除去防蚀图形30p。该除去是在以下条件下进行的用氧气或氢和氮的混合气、氨气、水，并将反应室的压力设定为大约10帕～100帕的压力，同时通过高频引起的等离子体中，经过大约0～100秒钟的灰化。此后，通过在被加热到大约15℃～100℃的有机胺剥离液中浸泡大约5～600秒钟而进行。这样，可以得到如图20所示的形状。
下面，如图21所示，在形成由有厚度大约3nm～30nm的TaN构成的防扩散膜44以使其覆盖导通孔11及布线用沟槽12和防反射膜20后，使铜等埋填入导通孔11及布线用沟槽12，以形成布线用金属膜45。此后，通过CMP法，除去布线用金属膜45及防扩散膜44的多余的堆积部分.此时，同时也除去无机物(多晶硅)的防反射膜20。这样，就得到如图22所示的第3实施形式的双嵌入的布线结构。
在实施形式3中，如上所述，通过用无机物多晶硅构成的防反射膜40，在除去防蚀图形21p时，留下防反射膜40，同时能够容易仅将防蚀图形21p除去。
实施形式4参考图23～图32，在实施形式4中，就用和上述实施形式3不同的由氮化钽(TaN)构成的防反射膜和由碳氧硅(SiOC)构成的层间绝缘膜的情况进行说明。
首先，如图23所示，用和实施形式1相同的制造工序，形成到由铜等构成的布线8。然后形成氮碳硅(SiCN)膜构成的防扩散膜9以使其覆盖全部，此后，形成覆盖防扩散膜9全部的由碳氧硅(SiOC)构成的层间绝缘膜54，接着，在层间绝缘膜54上，形成厚度大约为10nm～150nm的由氮化硅(TaN)构成的防反射膜50。
下面，如图24所示，以大约200nm～1000nm的膜厚，涂布以线型酚醛清漆树脂为底部的第1抗蚀膜21。然后，对第1抗蚀膜21经过曝光、显像、清洗、烘干等的处理，如215所示，形成导通孔形成用的防蚀图形21p。
接下来，如图25所示，以防蚀图形21p为掩模，对防反射膜50进行各向异性蚀刻。该各向异性蚀刻是在以下条件，经过大约60秒钟，用ECR(电子回旋共振)蚀刻而进行的。
所用的气体流量氩气大约150sccm，CH4大约6sccm氯气大约100sccmBCl3大约25sccm压力大约2帕微波能量大约800瓦射频(Rf)能量大约30瓦下面，如图26所示，通过各向异性蚀刻将导通孔形成在由碳氧硅(SiOC)构成的层间绝缘膜54及由氮碳硅(SiCN)构成的防扩散膜9内后，留下防反射膜50，而仅除去防蚀图形21p。该各向异性蚀刻是在以下条件，用MERIE(磁塔强反应离子蚀刻)进行的。
使用的气体流量氩气大约500sccm氮气大约90sccmCF4大约30sccmCH2F2大约10sccm压力大约6帕射频(Rf)能量大约1000瓦然后，如图27所示，以膜厚大约为200nm～1000nm涂布以线型酚醛清漆树脂作为底部的第2抗蚀膜30。之后，对第2抗蚀膜30经过曝光、显像、清洗、烘干等的处理，如图28所示，形成布线用沟槽(嵌入布线)形成用的防蚀图形30p。
接着，如图29所示，以该防蚀图形30p为掩模，进行防反射膜50的各向异性蚀刻。该防反射膜50的各向异性蚀刻和图25所示的防反射膜50的蚀刻工序在相同的条件下进行的。
然后，以防蚀图形30p及防反射膜50作为掩模，用各向异性蚀刻形成层间绝缘膜54中的布线用沟槽12后，除去防蚀图形30p。该除去是在以下条件下进行的用氧气或氢和氮的混合气、氨气、水，并将反应室的压力设定为大约10帕～100帕的压力，同时通过高频引起的等离子体中，经过大约0～10秒钟的灰化。此后，通过在被加热到大约15℃～100℃的有机胺剥离液中浸泡大约5～600秒钟而进行。这样，可以得到如图30所示的形状。
下面，如图31所示，在形成由有厚度大约3nm～30nm的氮化钽(TaN)构成的防扩散膜44以使其覆盖导通孔11及布线用沟槽12和防反射膜50后，使铜等埋填入导通孔11及布线用沟槽12，以形成布线用金属膜45。此后，通过CMP法，除去布线用金属膜45及防扩散膜44的多余的堆积部分.此时，同时也除去无机物(氮化钽)的防反射膜50。这样，就得到如图32所示的第4实施形式的双嵌入的布线结构。
在实施形式4中，如上所述，通过用无机物的氮化钽防反射膜50，在除去防蚀图形21p时，留下防反射膜50，同时能够仅将防蚀图形21p容易除去。
另外，作为用由氮化钽(TaN)构成的防反射膜的实施形式4的变化例，也可以用由氮化硅(SiN)构成的防扩散膜及由聚合物膜构成的层间绝缘膜分别代替由氮碳硅(SiCN)构成的防扩散膜9及碳氧硅(SiOC)膜构成的层间绝缘膜54。此时，在形成导通孔时，由聚合物构成的层间绝缘膜的各向异性蚀刻是在以下条件，用MERLE蚀刻进行的。
所用气体的流量氨气大约100sccm压力大约6帕射频(Rf)能量大约1000瓦另外，由氮化硅(SiN)构成的防扩散膜的各向异方性蚀刻的条件是和如图26所示的由氮碳硅(SiCN)膜构成的防扩散膜9的各向异性蚀刻相同。
另外，应该考虑到本次所述的本实施形式不是对所有点的限制。本发明的范围不是上述实施形式的说明的范围，而是根据专利的权利要求的范围，还包括和专利权利要求的范围相同的意思及范围内的全部的变更。
例如，作为防反射膜，也可以用上述实施形式所示的物质以外的绝缘体、导电体、半导体。
具体地说，在上述实施形式3中，用了由多晶硅构成的无机物的防反射膜，但是，本发明不限于此，还可以用氮化硅(SiN)或氮氧硅(SiON)等的由其他的无机物构成的防反射膜。
另外，在实施形式4及其变化例中，用了由氮化钽(TaN)构成的防反射膜，但是本发明不限于此，用TiN膜、TiO膜、TaO膜、TiSiN膜，或这些膜的层压膜构成的防反射膜，也能得到相同的效果。
另外，防反射膜也可以用至少含有碳、硅、锗等半金属元素的物质。另外，防反射膜也可以用至少含有氮的物质，也可以用至少含有氢的物质。再者，防反射膜也可以是至少含有碳、硅、氧、氮和氢的全部的物质。另外，防反射膜也可以是上述多个膜层压的物质。再者，也可以在防反射膜上，形成铬、钨、镍等的过渡金属膜。
另外，在上述实施形式中，在布线形成时，用CMP法除去防反射膜，但是，本发明不限于此，也可以用干法蚀刻除去防反射膜。在用氮化硅作为防反射膜时，也可以用湿法蚀刻(wet-etching)通过热磷酸除去。
在上述实施形式及其变化例中，用了四乙氧基硅烷TEOS膜、SiOC膜或聚合体膜作为层间绝缘膜，但是，本发明不限于此，也可以用甲硅烷基倍半硅氧烷(MSQ)、氢化硅烷基倍半硅氧烷聚合物(HSQ)、氟氧硅(SiOF)等低介电常数膜或由二氧化硅等构成的层间绝缘膜，或由这些层压膜构成的层间绝缘膜。
在上述实施形式中，在形成防反射膜后，第1抗蚀膜形成前，也可以在防反射膜中，注入离子等的杂质，为此，能使防反射膜硬化。因此，在第2抗蚀膜成形时，能够容易地再利用成形时用了第1抗蚀膜的防反射膜。
此时，最好用在有机SOG膜里注入了离子的物质作为防反射膜。具体地说，用离子注入法，在加速能量大约为80keV，注入量大约为2×1015离子/cm2的条件下，将硼离子(B+)注入到有机SOG膜中。这样，在有机SOG膜的内部有硼离子注入的部分，就不含有机成分，且只含有很少的水分及羟基，改性成高密度化的改性SOG膜，此结果是可以得到被硬化的改性SOG膜构成的防反射膜。
在上述实施形式中，虽然在形成导通孔的蚀刻时，在各向异性蚀刻层间绝缘膜后，各向异性蚀刻了防扩散膜，但是，本发明不限于此，在形成导通孔的蚀刻时，在各向异方性蚀刻层间绝缘膜的状态后，蚀刻也可以不到达下层的布线，在防扩散膜中就停止。该残留的防扩散膜通过布线沟槽蚀刻，及灰化后蚀刻基板全部回蚀来除去。为此，可以降低因导通孔及布线沟槽蚀刻形成时的过蚀刻而引起的铜布线表面的损害，同时，可以推迟蚀刻室内的铜外露的时刻，所以，可以抑制蚀刻室内的铜的污染。
另外，在上述实施形式中，在层间绝缘膜上形成嵌入布线用的布线用沟槽和导通孔情况下，就适用于本发明的例子进行了说明，但是本发明不限于此，在用图形复印术在层间绝缘膜上形成第1开口部之后，至少在第1开口部的上部以大于第1开口部的开口面积形成第2开口部的情况，本发明能够更广泛地适用。
在上述实施例中，形成导通孔作为第1开口部的同时，就形成布线用沟槽作为第2开口部的例子进行了说明，但是，本发明不限于此，第1开口部及第2开口部两者都是布线用沟槽的情况也能够适用于本发明。
权利要求
1.半导体装置的制造方法，它具有在层间绝缘膜上形成防反射膜的工序；在上述防反射膜上的所定区域形成第1防蚀图形的工序；以上述第1防蚀图形作为掩模，蚀刻上述层间绝缘膜而在上述层间绝缘膜上形成第1开口部的工序；留下上述防反射膜而除去上述第1防蚀图形后，在上述防反射膜上所定区域形成第2防蚀图形的工序；以上述的第2防蚀图形作为掩模，通过蚀刻上述层间绝缘膜，在上述的第1开口部的至少上部，形成开口面积比上述第1开口部大的第2开口部的工序。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，上述防反射膜包括无机膜。
3.根据权利要求2所述的半导体装置的制造方法，其特征在于，上述防反射膜包括选自SiN、多晶硅及SiON中任一种的无机膜。
4.根据权利要求2所述的半导体装置的制造方法，其特征在于，上述防反射膜含有选自TiN、TaN、TiO、TaO及TiSin中的任一种无机物。
5.根据权利要求1所述的半导体装置的制造方法，其特征在于，除去上述第1防蚀图形的工序包括留下上述防反射膜而通过灰化及使用防蚀剂除去液去除上述的第1防蚀图形的工序。
6.根据权利要求1所述的半导体装置的制造方法，其特征在于，它还具有在形成上述第2开口部后，除去第2防蚀图形的工序、在将导电物填埋于上述第1开口部及第2开口部内后，通过研磨除去上述导电物多余的堆积部分的工序、在通过研磨除去上述导电物多余的堆积部分时，除去上述防反射膜的工序。
7.根据权利要求1所述的半导体装置的制造方法，其特征在于，它还具有在形成上述第2开口部后，除去第2防蚀图形的工序和此后通过蚀刻将上述防反射膜除去的工序。
8.根据权利要求1所述的半导体装置的制造方法，其特征在于，在上述层间绝缘膜上形成上述防反射膜后，在形成第1开口部的工序之前，通过在上述防反射膜内注入杂质来使上述防反射膜固化的工序。
9.根据权利要求8所述的半导体装置的制造方法，其特征在于，上述防反射膜包括SOG膜。
10.根据权利要求1所述的半导体装置的制造方法，其特征在于，上述第2开口部是为了嵌入布线的布线用沟槽；第1开口部是为了进行上述层间绝缘膜的下层的布线层和上述嵌入布线之间的电连接的导通孔。
11.根据权利要求1所述的半导体装置的制造方法，其特征在于，上述层间绝缘膜含有由选自聚合物、SiOC、MSQ、HSQ、SiOF、TEOS及SiO2中的至少一种材料构成的膜。
12.根据权利要求1所述的半导体装置的制造方法，其特征在于，上述防反射膜包括由TaN构成的防反射膜，上述层间绝缘膜包括由SiOC构成的层间绝缘膜。
13.根据权利要求1所述的半导体装置的制造方法，其特征在于，上述防反射膜包括由SiON构成的防反射膜，上述层间绝缘膜含有聚合物构成的层间绝缘膜。
全文摘要
在层间绝缘膜上形成2段阶梯形开口部时，在用防反射膜的情况下，可以得到能够防止可靠性降低的半导体装置的制造方法。该半导体装置的制造方法具有在防反射膜上所定区域上形成第1防蚀图形的工序、以第1防蚀图形作为掩模，在层间绝缘膜上形成第1开口部的工序、留下防反射膜而除去第1防蚀图形后，在防反射膜上的所定区域内，形成第2防蚀图形的工序、以第2防蚀图形作为掩模，至少在第1开口部的上部，形成比第1开口部开口面积大的第2开口部的工序。
文档编号H01L21/70GK1447414SQ0310885
公开日2003年10月8日 申请日期2003年3月27日 优先权日2002年3月27日
发明者后藤隆, 池田典弘, 山冈义和 申请人:三洋电机株式会社