专利名称：动态随机存取存储器的结构及其制作方法
技术领域：
本发明是有关于一种动态随机存取存储器(DRAM)的结构及其制作方法，特别有关于一种动态随机存取存储器的周边电路结构及其制作方法。
背景技术：
随着半导体组件愈做愈小的趋势，半导体源极和汲极之间的通道长度将随之缩短，当MOS的通道长度缩短之后，除了会造成起始电压(threshold voltage，Vt)的下降与闸极电压(gate voltage，Vg)对MOS晶体管的控制发生问题，尚有热电子效应(Hot E1ectron Effects)的现象而影响MOS晶体管的操作。为了使源极和汲极之间的距离相距较远，以避免因通道过窄而造成短通道效应(short channel effect)，习知技术发展出SOS(Support Oxide Spacer)制程，以制作出闸极两侧的间隙壁，使周边电路在离子布值之后所形成的源/汲极相距较远，避免短通道效应的发生。以下利用图1A至图1C，说明习知动态随机存取存储器的制作方法。
首先，如1A图所示，提供一基底10，包含一数组区12与一周边电路区14，沉积一导电层并以传统的微影成像与蚀刻技术形成复数个闸极结构16于基底10上，且在一闸极下具有一隔离区17。之后，顺应性沉积一阻障层18于基底10上并包覆上述的复数个闸极结构16。再来，沉积一介电层20于上述阻障层18上。应注意的是，由于数组区12相邻的闸极的间距较密集，周边电路区14则较疏散，使得介电层20在填入时于数组区12相邻闸极之间会有空洞(void)21形成，以致后续必须用酸液湿蚀刻去除。
其次，如图1B所示，回蚀上述介电层20以于数组区12中形成残留的介电层22以及周边电路区14中形成间隙壁24。应注意的是，在干蚀刻回蚀的过程中，对于氮化层/氧化层的蚀刻选择比较差，并且在周边电路区14中的阻障层18与间隙壁24间的界面非常薄，在强烈的电浆效应下很容易在上述界面的角落处产生破洞26。接着，再施行离子布植以于周边电路区14中依序形成N型与P型的源/汲极。
最后，如图1B与图1C所示，浸泡于酸液中以去除数组区12的残留介电层22以及周边电路14中的间隙壁24，而如图1C中所示的结构。
然而，当习知套用SOS(Support Oxide Spacer)制程发现所沉积的介电层20品质很不好，后续必须用酸液湿蚀刻去除，但在用酸液去除数组区12的残留介电层22以及周边电路区14中的间隙壁24的过程中，酸液会沿着破洞26流下而损害DRAM隔离区17的结构。
发明内容
本发明的目的是提供一种动态随机存取存储器的制作方法。
本发明的另一目的是提供一种以上述方法所制作的动态随机存取存储器结构，以防止DRAM隔离区产生破洞。
本发明的特征在于形成一罩幕层以覆盖住周边电路区，以利后续以该罩幕层为蚀刻罩幕去除数组区中残留的介电层的同时，保护住周边电路区的结构。相较于习知技术在浸泡酸液湿蚀刻的过程中，酸液无法侵犯周边电路区，因此可防止DRAM隔离区受到损害。
为达上述的目的，本发明提供一种动态随机存取存储器的制作方法，其将包括下列步骤首先，提供一基底，包含一数组区与一周边电路区。之后，形成复数个闸极结构于上述数组区与周边电路区中。接着，顺应性形成一阻障层于基底与闸极结构上。其次，形成一介电层于阻障层上。接着，将介电层进行回蚀使于数组区中形成一残留的介电层以及周边电路区中的复数个闸极结构的二侧形成一间隙壁。再来，施行一离子布植以于周边电路区中形成一源/汲极。之后，形成一罩幕层以覆盖住周边电路区。最后，以此罩幕层为蚀刻罩幕去除数组区中残留的介电层。
为达上述的另一目的，本发明又提供一种以上述方法所制作的动态随机存取存储器结构，包括一基底，包含数组区与周边电路区；复数个闸极结构，是设置于该数组区与该周边电路区中；一阻障层，是设置于该基底上并包覆该等闸极结构；以及一间隙壁，是设置于该周边电路区中该等闸极结构两侧并覆盖该等闸极结构两侧的该阻障层。其特征在于该数组区中该等闸极结构两侧不具有间隙壁。
图1A至图1C是显示习知的动态随机存取存储器的制作方法示意图；图2A至图2C是显示本发明的动态随机存取存储器的制作方法示意图。
符号说明10-基底12-数组区14-周边电路区16-闸极结构17-隔离区18-阻障层
20-介电层21-空洞22-残留的介电层24-间隙壁26-破洞30-基底32-数组区34-周边电路区36-闸极结构37-隔离区38-阻障层40-介电层41-空洞42-残留的介电层44-间隙壁45-破洞46-罩幕层具体实施方式
为让本发明的目的、特征和优点能够明显易懂，下文特举较佳实施例，并配合附图，做详细说明如下图2A至图2C是显示本发明的动态随机存取存储器的制作方法示意图。
首先，如图2A所示，提供一基底30，例如为一硅基底，包含一数组区32与一周边电路区34，在基底30上形成一闸极介电层，此闸极介电层较佳为厚度15-200_的闸氧化层/氮化层，其可利用热氧化法在650-1000℃之间而得。沉积一导电层并以传统的微影成像与蚀刻技术形成复数个闸极结构36于基底30上且其中一闸极下具有一隔离区37，其中上述闸极结构36包括以多晶硅、硅化钨及氮化硅的堆栈结构，并且复数个闸极结构36的间距在数组区32较紧密，而在周边电路区34则较疏散。之后，以化学气相沉积法顺应性地沉积一阻障层38于基底30上，并包覆上述的复数个闸极结构36，此阻障层38是由氮化硅或氮氧化硅组成且较佳的厚度范围是60至250埃。再来，同样以化学气相沉积法沉积一介电层40于阻障层38上，其中介电层40例如为一四乙氧基硅烷氧化层(tetraethyl-ortho-silicate，TEOS)，且较佳的厚度范围是500至2000埃。应注意的是，由于数组区32相邻的闸极的间距较密集，周边电路区34则较疏散，使得介电层40在填入时于数组区32相邻闸极之间会有空洞(void)41形成，以致后续必须用酸液湿蚀刻去除。
其次，如图2B所示，以干蚀刻方式回蚀上述介电层40以于数组区32中形成残留的介电层42以及周边电路区34中的复数个闸极结构的二侧形成一间隙壁44；其中，间隙壁44较佳的厚度范围是400至1600埃。接着，再施行离子布植以于周边电路区34中依序形成N型与P型的源/汲极。值得注意的是，由于数组区32结构致密，在以干蚀刻回蚀介电层40的步骤之后，残留的介电层42将相邻复数个闸极间的间距封住，以致后续以酸液蚀刻去除时，保护阻障层38与残留的介电层42的界面不会有破洞发生。但在周边电路区34中，由于结构松散以致干蚀刻强烈的电浆效应回蚀之后容易在阻障层38与间隙壁44的界面角落处产生破洞45，以致后续湿蚀刻的过程中，酸液例如稀释的氢氟酸会沿着此破洞45流下而损害DRAM隔离区的结构。
最后，如图2C所示，为了解决上述问题，本发明利用形成一罩幕层46，例如一光阻层以覆盖住周边电路区34，其形成的步骤包括涂布一光阻于基底30上，再选择性的曝光显影且仅数组区32曝开，以去除数组区32上的光阻而保留周边电路区34的光阻以作为罩幕层46。接着，以罩幕层46为蚀刻罩幕去除数组区32中残留的介电层42，例如以稀释的氢氟酸作为蚀刻剂去除数组区32中残留的介电层42，而保留周边电路区34中闸极结构36二侧的间隙壁44，如图1C中所示的结构。因此相较于习知技术本发明利用一罩幕层46覆盖住周边电路区34并以此罩幕层46为蚀刻罩幕保留住周边电路区34中的间隙壁44以避免DRAM隔离区37的结构受到酸液侵蚀损害。
相较于习知技术在利用酸液去除数组区残留的介电层的同时一并也把周边电路区的间隙壁一起蚀刻去除，造成酸液会沿着之前干蚀刻强烈的电浆效应所形成的破洞流下，而损害DRAM隔离区的结构。本发明方法利用形成一罩幕层以覆盖住周边电路区，以利后续以该罩幕层为蚀刻罩幕去除数组区中残留的介电层的同时，保护住周边电路区的结构，因此酸液就无法侵犯周边电路区，进而可防止DRAM隔离区受到损害。
权利要求
1.一种动态随机存取存储器(DRAM)的制法，包括下列步骤提供一基底，包含一数组(array)区与一周边电路(periphery)区；形成复数个闸极结构于该数组区与该周边电路区中；顺应性形成一阻障层于该基底与该闸极结构上；形成一介电层于该阻障层上；将该介电层进行回蚀使于数组区中形成一残留的介电层以及周边电路区中的该闸极结构的二侧形成一间隙壁；施行一离子布植以于该周边电路区中形成一源/汲极；形成一罩幕层以覆盖住该周边电路区；以及以该罩幕层为蚀刻罩幕去除该数组区中该残留的介电层。
2.根据权利要求1所述的动态随机存取存储器的制法，其中该基底是为一硅基底。
3.根据权利要求1所述的动态随机存取存储器的制法，其中该闸极结构的间距在该数组区较紧密，而在该周边电路区较疏散。
4.根据权利要求1所述的动态随机存取存储器的制法，其中该闸极结构包括多晶硅、硅化钨及氮化硅的堆栈结构。
5.根据权利要求1所述的动态随机存取存储器的制法，其中该阻障层是为一氮化硅或氮氧化硅层。
6.根据权利要求1所述的动态随机存取存储器的制法，其中该介电层是为一四乙氧基硅烷氧化层。
7.根据权利要求1所述的动态随机存取存储器的制法，其中是以干蚀刻方式进行回蚀。
8.根据权利要求1所述的动态随机存取存储器的制法，其中该离子布植包括形成N型与P型的源/汲极。
9.根据权利要求1所述的动态随机存取存储器的制法，其中该罩幕层是为一光阻层，其形成的步骤包括涂布一光阻于该基底上，再去除数组区上的光阻层。
10.根据权利要求1所述的动态随机存取存储器的制法，其中是以稀释的氢氟酸去除数组区该残留的介电层。
11.一种动态随机存取存储器结构，包括一基底，包含数组区与周边电路区；复数个闸极结构，是设置于该数组区与该周边电路区中；一阻障层，是设置于该基底上并包覆该闸极结构；以及一间隙壁，是设置于该周边电路区中该闸极结构两侧并覆盖该闸极结构两侧的该阻障层。其特征在于该数组区中该闸极结构两侧不具有间隙壁。
12.根据权利要求11所述的动态随机存取存储器结构，其特征在于该基底是为一硅基底。
13.根据权利要求11所述的动态随机存取存储器结构，其特征在于该闸极结构的间距在该数组区较紧密，而在该周边电路区较疏散。
14.根据权利要求11所述的动态随机存取存储器结构，其特征在于该闸极结构包括多晶硅、硅化钨及氮化硅的堆栈结构。
15.根据权利要求11所述的动态随机存取存储器结构，其特征在于该阻障层是为一氮化硅或氮氧化硅层。
16.根据权利要求11所述的动态随机存取存储器结构，其特征在于该间隙壁是由四乙氧基硅烷(tetraethyl-ortho-silicate，TEOS)构成。
全文摘要
一种动态随机存取存储器(Dynamic Random Access Memory，DRAM)的制法，包括下列步骤提供一基底，包含一数组(array)区与一周边电路(periphery)区；形成复数个闸极结构于该数组区与该周边电路区中；顺应性形成一阻障层于该基底与该等闸极结构上；形成一介电层于该阻障层上；将该介电层进行回蚀使于数组区中形成一残留的介电层以及周边电路区中的该等闸极结构的二侧形成一间隙壁；施行一离子布植以于该周边电路区中形成一源/汲板；形成一罩幕层以覆盖住该周边电路区；以及以该罩幕层为蚀刻罩幕去除该数组区中该残留的介电层。
文档编号H01L27/108GK1549335SQ0313655
公开日2004年11月24日 申请日期2003年5月23日 优先权日2003年5月23日
发明者王建中, 吴国坚, 陈逸男 申请人:南亚科技股份有限公司