专利名称：掺杂型iii－v族氮化物材料及由这种材料构成的微电子器件和器件前体结构的制作方法
技术领域：
本发明涉及掺杂III-V族氮化物材料，例如，氮化铝镓(AlGaN)、氮化镓(GaN)、氮化铟镓(InGaN)等材料，并涉及这些材料的制备方法，以及由这些材料构成的微电子器件和器件前体结构。
背景技术：
III-V族氮化物半导体作为在高温、高频和高功率的微电子技术和紫外线/蓝光/绿光的光电子技术中的有用材料具有巨大的潜力，因为它们有宽的带隙、高的热传导率和大的电击穿场。
微电子器件应用包括AlGaN-GaN多层膜激光器二极管，高电子迁移率晶体管(HEMTs)，场效应晶体管(FETs)，异质结双极晶体管(HBTs)，发光二极管(LEDs)和紫外线光探测器，以及通常的(Al，In，Ga)N基底器件，其包括应用于高频、高功率通信的器件，应用于高密度光存储的器件，全色显示器的器件和其它宽带隙半导体应用的器件。
氮化铝镓(AlGaN)和氮化镓(GaN)材料是非常有前途的III-V族氮化物材料，可以用于无线通信和光通信系统的下一代电子和光电子器件。但是，III-V族氮化物材料的内在局限性也给它们的发展和使用提出了难题。
具体地，需要改善III-V族氮化物半导体材料的掺杂以达到如下目的a)提高载流子迁移率；b)拓宽掺杂范围；c)降低掺杂剂激活能；d)降低电阻率并同时提高载流子迁移率和拓宽掺杂范围；e)加强a)-d)性能的可重复性；f)消除激活掺杂杂质的需要或者降低掺杂剂激活的温度/时间的需求；g)消除杂质的引入给氮化物材料带来的活性区变化；h)最小化由于掺杂杂质的引入导致的氮化物材料的变化；和i)能够选择性的改变III-V族氮化物掺杂材料的性质，例如，电阻率(对比于上述的(d)，在某些应用中需要提高电阻率，或者改变其它材料性能)。
现有技术没有令人满意的解决这些问题，这些问题将在本发明中被涉及。
发明内容
本发明涉及掺杂的III-V族氮化物，例如，氮化铝镓(AlGaN)、氮化铟镓(InGaN)和氮化镓(GaN)材料，这些材料的制备方法，以及由这些材料构成的微电子器件和器件前体结构。
本发明一方面考虑了III-V族氮化物如氮化镓(GaN)和相关氮化物的δ掺杂，以及这些材料的超晶格掺杂。
这里使用的术语“III-V族氮化物”指的是包含氮元素和至少铝(Al)、铟(In)、Ga(镓)中之一的半导体材料。
本发明涉及III-V族氮化物材料(Al，In，Ga)N以及包含这些材料的器件和器件结构。术语“(Al，In，Ga)N”包括含有(Al)、铟(In)、镓(Ga)一种或几种元素的氮化物所有排列，于是，这包括可供选择的材料氮化铝(AlN)、氮化铟(InN)、氮化镓(GaN)、氮化铝铟(AlInN)、氮化铝镓(AlGaN)、氮化铟镓(InGaN)和氮化铝铟镓(AlInGaN)，其中在包含两种或全部三种这些金属的化合物中铝(Al)、铟(In)、镓(Ga)化学计算系数可以取在0和1之间的任何适当的值，只要满足条件所有这些化学计量系数之和为1。出于这种考虑，例如杂质元素氢(H)或碳(C)，掺杂剂或者像硼(B)这样的应力改变材料也能包含在氮化(铝，铟，镓)((Al，In，Ga)N)材料中，但是它们的化学计算系数的总和值为1，偏差小于±0.1％。这样的化合物的例子包括AlxGa1-xN，其中0≤x≤1，AlxInyGa1-x-yN其中0≤x≤1和0≤y≤1。本发明实用中感兴趣的优选材料包括氮化镓(GaN)和氮化铝镓(AlGaN)。
另一方面，发明涉及含有δ掺杂层和/或掺杂超晶格的III-V族氮化物微电子器件结构。
再一方面，发明涉及含有δ掺杂层的III-V族氮化物微电子器件结构。
δ掺杂层例如能够构成所述器件结构的未掺杂III-V氮化物层的中间层。
III-V族氮化物层例如可以包含氮化铝镓(AlGaN)或者氮化镓(GaN)，并且δ掺杂层能可以包含选择于硅(Si)、锗(Ge)、镁(Mg)、碳(C)、氧(O)、钙(Ca)、锌(Zn)、锂(Li)、锰(Mn)、钠(Na)、钾(K)、镉(Cd)、铷(Rb)、锶(Sr)、钪(Sc)和铍(Be)之中的掺杂元素。
该微电子器件结构例如可以是从发光二极管(LEDs)、激光器二极管、氮化铝镓(AlGaN)/氮化镓(GaN)高电子迁移率晶体管(HEMTs)、接触式结构、隔离式结构、氮化铝镓(AlGaN)场效应晶体管(FETs)、光电子晶体管探测器、隧道掺杂结构、掺杂基异质结双极晶体管(HBTs)和光学过滤器中选择的一种器件结构。
再一方面，本发明涉及包括掺杂III-V氮化物超晶格的III-V族氮化物微电子器件结构。
其它的方面、特征和实施例通过继续的阐述和附加的权利要求书能够得到更充分的体现。
图1为室温下霍尔迁移率作为δ掺杂Al0.25Ga0.75N层和体掺杂结构的霍尔载流子浓度的函数的曲线图(δ掺杂层的霍尔载流子浓度定义为霍尔表面电荷除以层厚；C-V数据显示层厚范围从5至25埃())。
图2为δ掺杂的HEMT结构的示意图。
图3为未掺杂的HEMT结构的示意图。
图4为蓝宝石上300埃()的Al0.30Ga0.70N HEMTs的霍尔迁移率(cm2V-1ls-1)与霍尔面电荷(cm-2)的曲线图。
图5为结构A的I-HEMT器件、结构B的δ掺杂的HEMT器件、结构C的n-HEMT器件的C-V掺杂(cm-3)作为深度(μm)的函数的曲线图。
图6为结构A的I-HEMT器件、结构B的δHEMT器件和结构C的n-HEMT器件的电容(pF)作为电压(V)的函数的曲线图。
图7为二元合金超晶格结构的能带隙图。
图8为三元合金超晶格结构的能带隙图。
图9为合金1和合金2中n型掺杂的超晶格结构的能带隙图。
图10为仅1区p型掺杂超晶格结构的能带隙图。
图11为1区、2区不同浓度n型掺杂超晶格结构的能带隙图。
图12为无相关电离掺杂杂质的合金1的能级图。
图13为源于2区掺杂物由1区的载流子引起的高传导率的超晶格结构的能级图。
图14为高铝含量的光电阴极的示意结构。
图15-19显示了根据本发明的一个实施例的外延薄膜沉积的工艺流程和δ掺杂过程。
图20、22和24显示了δ掺杂的高频场效应晶体管(图20)、器件相应的电流/电压曲线(图22)和器件相应的电容/电压曲线(图24)，与此对照，图21、23和25分别显示了体掺杂的高频场效应晶体管(图21)、器件相应的电流/电压曲线(图23)和器件相应的电容/电压曲线(图25)。
图26为δ掺杂的接触式和隔离式结构的示意说明，与此对照，图27为体掺杂的接触式和隔离式结构的示意说明，由此显示了两种器件结构中的掺杂损害。
图28为根据本发明一个实施例的δ掺杂基的NPN晶体管的示意说明。
图29为根据本发明的另一个实施例的δ掺杂基的异质结双极晶体管(HBT)的示意说明。
图30为根据发明的再一个实施例的发射器结构的示意说明。
图31为根据本发明的δ掺杂的隧道掺杂HEMT器件的掺杂～深度的曲线图和相应的隧道能级图，与此相对照，图32为体掺杂的掺杂HEMT器件的掺杂～深度的曲线图和相应的隧道能级图。
具体实施例方式
此处分别引用下述参考文件作为参考Zhao et al，Applied PhysicsLetters，Vol 77(14)，2 Oct 2000，pp 2195-2197；Kim et al，MRS InternetJournal of Nitride Semiconductors，Res4S1，G3.49(1999)；U.S.PatentApplication No.09/605，195 filed June 28，2000 in the names of Jeffrey S.Flynn，et al.for″METHOD FOR ACHIEVING IMPROVED EPITAXYQUALITY(SURFACE TEXTURE AND DEFECT DENSITY)ON FREE-STANDING(ALUMINUM，INDIUM，GALLIUM)NITRIDE((Al，In，Ga)N)SUBSTRATES FOR OPTO-ELECTRONIC ANDELECTRONIC DEVICES″；U.S.Patent Application No.09/179,049 filedOctober 26，1998 in the names of Robert P.Vaudo，et al.for″LOWDEFECT DENSITY(Al，In，Ga)N AND HVPE PROCESS FOR MAKINGSAME″；and U.S.Patent 6,156,581 issued December 5，2000 in the namesof Robert P.Vaudo，et al.for″GaN-BASED DEVICES USING(Ga，Al，In)N BASEDLAYERS″.
δ掺杂是一项二维掺杂技术，它能够在半导体晶体一个非常小的体积中掺杂高浓度的杂质。理想情况下，δ掺杂层是由置于合适的半导体位置的III或V族基质半导体晶体中的不超过一层的单层掺杂杂质(n-型或p-型)构成的。δ掺杂通常出现在用形成高质量δ掺杂层所需要的暂停前(pre-pause)、暂停和暂停后(post-pause)条件暂停半导体晶体生长时。本发明所设想的δ掺杂涉及半导体材料上和材料内的单层或近单层掺杂原子。在下文将更详细说明的优选的“暂停掺杂”中，δ掺杂层成为典型的内化在半导体材料中的一个层，所采用的步骤涉及在掺杂暂停前和暂停后的半导体材料的外延生长，这使得掺杂原子被插入到其中的一层半导体材料中。
如果δ掺杂层用作接触层，δ掺杂层被直接暴露于接触层和没有密封或内化在半导体材料中，仅仅介于半导体材料和形成接触元件的金属化层之间。
对比于更常规的体掺杂技术，δ掺杂为单层掺杂技术，体掺杂技术用于将杂质掺入半导体晶体材料的体积中，该体积远大于等效的单层半导体晶体材料的厚度。以下将会意识到，根据本发明的实践，在暂停期间，晶体生长会由于反应器中剩余的生长成分而继续进行(特别是，如果暂停前阶段没有提供足够的时间完全去除生长成分)，结果δ掺杂层在厚度上可能是单个或多个原子层，根据本发明获得半导体材料中单层掺杂原子的优选实践，这种偏差是本发明的δ掺杂要考虑的范围。
根据本发明的δ掺杂是通过原位掺杂进行的，利用了金属有机物化学气相沉积(MOCVD)、分子束外延(MBE)、氢化物气相外延(HVPE)、等离子蚀刻化学气相沉积(PECVD)等工艺，其中掺杂杂质被插入、注入、退火和偏析。如本发明的具体应用中将描述到的，本发明的多个实施例使用原位掺杂技术将掺杂剂插入到III族位置、V族位置和III-V族材料的间隙位置。
根据本发明在δ掺杂之前和之后，用于III-V族氮化物半导体材料沉积的示例性的工艺条件包括温度范围在大约400℃～大约1200℃、压强范围在大约1torr～大约1000torr、V/III比率范围在大约1～大约100,000、暂停时间要足以进行δ掺杂以在半导体材料中生成所期望的δ掺杂层，掺杂操作的周围环境可选择性地包含氮(N)、氢(H)、氩(Ar)、氦(He)或者其它合适的单成分或多成分气体种类。生长条件要在本领域技术范围内容易优化以保持预定的低水平的本身固有缺陷和最小化在生长材料中引入外来有害杂质。
在与外延生长工艺相一致的工艺条件下可以方便地进行掺杂操作，这样可以避免总的温度波动和其它工艺参量的变化，例如，在连续的工艺过程中掺杂能够与外延生长工艺完整地结合。
尽管优选进行涉及外延生长、膜层生长的停止、掺杂、掺杂的停止和外延生长的重新开始这样的连续处理顺序，但是δ掺杂可以以不连续的方式实施。因此，可以进行氮化(铝，铟，镓)((Al，In，Ga)N)材料的初始外延生长，所形成的制品相关于后续的δ掺杂操作的执行可以存储或者中断。
其后，当掺杂结束后，掺杂的半导体材料制品相对于最后的外延生长工艺可以存储或者延迟，以形成内部包含δ掺杂层的半导体材料。
从暂停前到暂停后的步骤可以重复多次以达到预期效果，例如，形成多层δ掺杂层，其中每一层都与其它的δ掺杂层隔开。
在暂停前、掺杂和暂停后步骤中的最佳界面条件包括准备用于掺杂物优先结合的清洁表面(例如，将表面准备作为最后的暂停前操作)，控制工艺条件以最小化缺陷的产生，连续进行层生长和引入外来杂质并同时控制(掺杂步骤)引入位置，以及控制用于在界面表面重构、偏析和再分配掺杂杂质的工艺条件。
关于在界面表面重构、偏析和再分配掺杂杂质以形成δ掺杂层，本发明考虑将涉及注入、移动和定位步骤的处理作为δ掺杂技术。
作为说明性的例子，在暂停前阶段，离子注入机械装置被安置在反应器内并且调节生长条件使之能够注入在材料的合适区域内的半导体晶体中。在随后的暂停阶段，启动注入机械装置把硅(Si)离子引入材料中。紧接着，通过退火、迁移或将硅(Si)载流子定位于半导体晶体的特定位置的暂停后步骤而形成优化的或者改良的δ掺杂结构(例如，其中掺杂杂质原子在大体上平坦的区域聚集，优选获得不超过掺杂原子种类的直径(原子直径)25倍的厚度，更加优选获得不超过掺杂原子种类的直径15倍的厚度和尤其优选获得不超过掺杂原子种类的直径10倍的厚度)。
暂停前、暂停和暂停后掺杂工艺步骤可以无限制性地包括附加的半导体材料制备、恢复或修正步骤，为得是能够获得高质量的δ掺杂，这些步骤包括温度改变、环境条件改变、初始条件(precursor)变化、压力变化、总流量变化、添加杂质变化、表面活性剂添加(为改善掺杂的表面质量和掺杂杂质引入的均匀性)、材料蚀刻或去除、选择或定位局部材料的去除等等。
相对于现有技术的掺杂的III-V族氮化物材料，本发明的δ掺杂实现了III-V族氮化物材料产品中迁移率的实质性增强和表面电阻的降低。作为特定实例，本发明的氮化铝镓(AlGaN)的δ掺杂与相应的体掺杂的氮化铝镓(AlGaN)材料相比获得的迁移率增强了超过两倍。
这项改进由图1数据显示，图1为δ掺杂的氮化铝镓(AlGaN)层的室温霍尔迁移率作为霍尔载流子浓度的函数的曲线图。图1显示的δ掺杂数据是通过将δ掺杂表面电荷转变为载流子浓度产生的，假设不同δ掺杂层具有5、10和25埃()的层厚。δ掺杂层的厚度由C-V数据的FWHM测定(大约10左右)。δ掺杂数据与含25％等量铝成分的传统的1-3μm的体掺杂的氮化铝镓(AlGaN)层的数据相比较。图1中的曲线图的数据显示对比于体掺杂结构，δ掺杂结构在相等的载流子浓度处展现了高得多的迁移率。所有数据都在室温条件下测定。
尽管我们没有阐明这种电子迁移率方面实质性改进的具体机制，但是很显然这种改进的幅度提供了迄今有关氮化镓(GaN)和相关材料系统的掺杂缺陷的解决方案。尽管不希望在所展示出的改进的性质或程度方面受到任何理论的限制，但是电子迁移率的实质性的提高可能要归因于掺杂层区域中的晶格应变在这些III-V族氮化物材料中引发的强大的压电效应，以及其它方面的效应，这些效应包括载流子-杂质交互作用的改变、杂质散射的降低、缺陷散射的降低和声子-声子的交互作用的降低。
通过本发明获得的电子迁移率的实质性的改进可以适用于实现接触电阻的改进，p型电阻率的改进(例如，δ掺杂基异质结双极晶体管(HBT)和激光器器件结构中的p型电阻率的改进)，器件可靠性和工作特性的加强，以及新型微电子器件结构的实现。
通过制造两种高电子迁移率晶体管(HEMT)结构和比较它们的性能我们已经展示了本发明用于增强型电子迁移率器件的优点和潜力。图2所示的第一结构(结构A)为未掺杂的HEMT结构。图3所示的第二结构(结构B)为δ掺杂的HEMT结构。应当意识到，在本领域技术范围内，可以用传统方式来沉积栅极、源极、漏极、钝化层以及其它层从而完成最终的HEMT结构。
图2显示，HEMT结构(结构A)包括蓝宝石基底10和缓冲层12作为基底结构。基底10可以选择性的包含氮化镓(GaN)、碳化硅(SiC)或其它适当的基底材料。缓冲层由氮化铝形(AlN)成并且形成厚度大约为400埃()的量级。在该基础结构上生长有3微米厚的氮化镓(GaN)层14，以及200埃()厚的氮化铝镓(Al0.25Ga0.75N)层16。
图3显示了比较结构B，结构B包含了与结构A中的层相同的层(所有对应的层都用与图2中的附图标记相同的标记进行标示)，区别仅在于，氮化铝镓(Al0.25Ga0.75N)层16包含了30埃()厚的下面部分和170埃()厚的上面部分，它们之间是硅(Si)δ掺杂层18。δ掺杂层18在包含带有δ掺杂层的厚的氮化铝镓(Al0.25Ga0.75N)的标准结构中具有5×1012cm-2霍尔表面电荷。
在图2显示的现有技术的HEMT结构中，如图4所示，提高HEMT结构的表面电荷会造成该结构相应的电子迁移率特性的降低。图4为蓝宝石基底上HEMT的300埃()厚的氮化铝镓(Al0.30Ga0.70N)层(结构A)的霍尔迁移率(cm2 V-1 s-1)作为霍尔表面电荷(cm-2)函数的曲线图。
如下表1所示，δ掺杂结构(结构B)没有显示提高了表面电荷会降低电子迁移率这样不利的结果，而是显示了在高得多的表面电荷的情况下与未掺杂的HEMT结构(结构A)相当的迁移率。
表1δ掺杂(结构B)和未掺杂(结构A)HEMT结构的霍尔特性
制造了进一步的对比结构C，与图3示意性显示的结构B有着相同的大体结构和层(所有对应的层都用与图2中的附图标记相同的标记进行标示)，包括30埃()厚的氮化铝镓(Al0.25Ga0.75N)层16的下面部分，不同之处在于，氮化铝镓(Al0.25Ga0.75N)层1 6的上面部分仅为70埃()厚，中间层1 8被体掺杂而不是δ掺杂。体掺杂的中间层18的厚度为100埃()并且包含了对于相当的5×1012cm-2霍尔表面电荷的5×1018cm-3的载流子浓度。
如下面的表2中的结果所示，对于各种样品结构(结构A，B，C)示出了其Lehighton表面电阻(ohm/sq)，可以看出，与对应的体掺杂HEMT结构(结构C)相比，δ掺杂的HEMT结构(结构B)展示出了改善的表面电阻。
表2未掺杂HEMT结构(结构A)、δ掺杂HEMT结构(结构B)和体掺杂HEMT结构(结构C)的Lehighton特性
更高均匀性掺杂传统的体掺杂均匀性是生长速度以及前体均匀性、气相流动均匀性和掺杂剂初始均匀性的函数。在δ掺杂中，生长速度均匀性变量被消除，因此改进了达到均匀性和更加可重现掺杂特性的能力。进一步，其余的影响掺杂均匀性的因素，包括掺杂浓度、δ掺杂工艺条件和δ掺杂时间，根据这里所公开的内容在本领域技术范围内很容易优化，从而提供饱和条件以在晶格中生产所期望的引入速度。
用δ掺杂设计应变当由于掺杂物原子尺寸相对于主晶格的原因在δ掺杂层和主半导体晶格之间出现应变的时候，III-V族氮化物材料系统例如氮化镓(GaN)材料系统中的依赖于δ掺杂能级的压电效应在优化δ掺杂结构和包含该δ掺杂结构的器件结构中能够起到重要作用。为了正确的设计源于δ掺杂层的压电性质，对于δ掺杂层能够使用多种类型(不同的晶格尺寸、晶格亲和力方位和激活能)杂质的组合，这些杂质包括硅(Si)、锗(Ge)、镁(Mg)、碳(C)、氧(O)、钙(Ca)、锌(Zn)、锂(Li)、锰(Mn)、钠(Na)、钾(K)、镉(Cd)、铷(Rb)、锶(Sr)、钪(Sc)和铍(Be)。可以通过设计氮化铝铟镓(AlInGaN)四元合金与δ掺杂层混合从而影响压电特性的进一步优化。
提高器件结构稳定性。
典型地通过相应的提高氮化铝镓(AlGaN)的铝含量和/或提高厚度来提高应力进而提高氮化铝镓(AlGaN)HEMT的表面电荷。但是为了获得1013cm-3量级的合理的表面电荷，需要超过氮化铝镓(AlGaN)阻挡层的临界厚度。这导致了具有高电压弛豫的不稳定的器件结构。避免该缺陷的一个途径是在通道区域(最接近层14的区域16)使用高铝含量的氮化铝镓(AlGaN)层来生长该结构，然后离开通道(离开层14/层16的界面)逐渐级次降低氮化铝镓(AlGaN)的铝含量。提高表面电荷的另一个途径涉及到使用传统技术例如阻挡层的体掺杂，但是阻挡层的厚度仍然需要非常的厚或者掺杂能级需要极度的高，这导致了材料性能恶化。
我们已经发现在阻挡层中引入δ掺杂层为通道产生了大大增强的电荷贡献。我们已经对比于5×1012cm-2的表面电荷的阻挡层的体掺杂(100埃()，5×1018cm-3)对5×1012cm-2的表面电荷的氮化铝镓(AlGaN)HEMT展示了这一点。如图5和图6所示，δ掺杂结构为通道提供了改善的电荷贡献。
图5为对于结构A的I-HEMT器件、结构B的δ掺杂HEMT器件和结构C的n-HEMT器件的C-V掺杂(cm-3)作为深度(μm)的函数的曲线图。
图6为对于结构A的I-HEMT器件、结构B的δ掺杂HEMT器件和结构C的n-HEMT器件的电容(pF)作为电压(V)的函数的曲线图。
这些结果显示δ掺杂结构可以实现较低的厚度和较低的铝(Al)含量，但其可以达到与低稳定的很厚的高铝含量的结构和体掺杂结构可比较的性能，因此在低于氮化铝镓(AlGaN)层的临界厚度的情况下能够获得更稳定的器件结构。引入δ掺杂层从而增强对通道的电荷分配的能力也给了器件结构设计者另一种自由度，使得他们能够优化应力和因此带来的压电特性，以便能够实现最可靠和最高性能的器件结构。
另一个改善器件结构稳定性的例子涉及到δ掺杂层在器件结构中的位置。最佳位置根据器件的应用和器件的工作需要而存在于每个器件中。例如，在δ掺杂的HEMT中，优选的实践是将该δ掺杂层设置在接近通道的HEMT的阻挡层中，以便δ掺杂层和通道的距离小于载荷子的隧道距离(图31)。
改良的光学性能当用掺杂元素如硅(Si)或镁(Mg)来体掺杂氮化镓(GaN)和氮化铝镓层时，产生了额外的深能级，这一点通过器件结构的光致发光特性可得到证明。这些深能级的能量明显的要比III-V族氮化物材料中感兴趣的能量发射和传输的应用中所需要的低很多，结果这些深能级能够导致发射器非常弱的光提取率，探测器非常差的响应和过滤器非常弱的光传输。根据本发明能够使用δ掺杂减轻这些光学活性缺陷的冲击，因为δ掺杂提供了等效于体掺杂材料的实质为单层的掺杂材料。δ掺杂也有益于在能量低于半导体能带隙时减少层或器件结构对光的敏感性，因此生产出相应的半导体器件改良的噪音特性。
改善的器件特性如前述部分所述，III-V族氮化物材料如氮化镓(GaN)和氮化铝镓(AlGaN)的体掺杂造成了材料中的深能级。使用δ掺杂减小包含这些深能级的器件层的横截面(体积)会充分的改良器件性能，包括温度稳定性、寿命、渗漏和击穿等性能。
出于这方面考虑，δ掺杂的阻挡层HEMT结构(结构B)在器件被夹断时，对比于体掺杂的HEMT结构(结构C)，会展现出改善的击穿和渗漏特性，这是由于结构B的器件拥有较少的深能级，所以改善了电阻率并减少了击穿途径。
改善了器件制造δ掺杂层可以根据其在器件中的位置进行设计，因此能够改良器件的制造，包括例如在器件结构中提供δ掺杂的接触层、隔离层和互连层。例如，δ掺杂的接触层可以置于HEMT器件结构的顶端附近(区域16)，以改进源极或漏极接触的的欧姆接触行为。这样的器件通过注入隔离层比等效电阻率的体掺杂层更容易和更可重复地隔离，因为注入能量和时间降低了。结果，注入量和注入损害会充分的降低，因此可产生改良的器件性能，包括隔离、击穿和渗漏特性(图26和27)。
作为本发明所考虑的δ掺杂的另一种应用，δ掺杂层可用在本发明的再一个方面作为蚀刻制动器或者使用从δ掺杂层获得的掺杂信号来识别在特殊半导体器件和器件前体结构的制造中所需要的蚀刻深度。
根据本发明中用δ掺杂层形成的器件可以是有用的任何适当的类型，例如a)接触和隔离结构；b)高频率氮化铝镓(AlGaN)场效应晶体管(FETs)或HEMTs；c)普通δ掺杂结构和光学器件；d)光电子晶体管探测器结构 e)隧道掺杂结构；f)δ掺杂基HBTs(NPN)；g)滤光器；h)探测器超晶格结构超晶格结构是其中合金成分沿着材料的厚度或厚度的部分以规则的或者周期性的方式变化的结构。合金成分通常在两种成分之间变化，变化通常很突然并且合金成分的变化经常导致如图7所示的能带隙的变化。突然的程度是所采用的器件制造技术的结果。原则上，超晶格能够包含如图8所示的3种或更多种合金，但是只是为了方便下面的说明，在下文中示例性的描述了包含两个区域的超晶格结构，以区域1和区域2表示。
半导体中超晶格结构的x周期(见图7)典型的范围从几纳米到几十纳米，但是在III-V族氮化物材料系统中范围可以小至1纳米和大到500纳米。超晶格周期的数量和两种合金区域w1和w2的宽度能够根据器件和它的最终用途的需要而改变。
超晶格能够分别掺杂在任一种合金或单独的合金区域中，如图9、10和11所示，显示了在合金1和合金2中的n-型掺杂能级(图9)、只在区域1中的p-型掺杂(图10)和在区域1和区域2中浓度不同的n-型掺杂(图11)。某些情况下，每个区域中的浓度也会变化。例如，区域1的n-型浓度可以为1×1017cm-3，区域2的n-型浓度可以为5×1017cm-3。掺杂杂质的能级随着能带隙以与合金成分、掺杂浓度和超晶格尺寸相一致的方式改变。如图11所示，在区域1和区域2中不同的掺杂浓度能够导致能带偏移。
在本发明的一个方面中，拥有高激活能的掺杂物不会为特殊的温度和合金成分提供载流子。例如图12中的能级图显示的合金1并没有相关的电离的掺杂杂质。当这种掺杂物用在含有合金1和合金2的超晶格结构中时，其中合金2的能带隙要大于合金1的能带隙，材料的传导率更高。掺杂物可以被引入两个区域中或者只被引入区域2中。如图13的能级图所示，这个更高的传导率源于区域2中的掺杂物的区域1中的载流子。由于区域1的温度和成分，区域1中的任何掺杂物通常并不起作用。
镁(Mg)通常用作氮化镓(GaN)和含少量铝(Al)的氮化铝镓(GaAlN)的p-型传导，但是用镁(Mg)在氮化镓(GaN)中很难获得超过1×1018cm-3的载流子浓度。由于上面描述的原因，镁(Mg)成为优选有效的掺杂物种类。对于氮化镓(GaN)和氮化铝镓(GaAlN)超晶格结构可供选择的掺杂物种类包括钙(Ca)、钠(Na)、钾(K)、锌(Zn)、锂(Li)、镉(Cd)、铷(Rb)、锶(Sr)、钪(Sc)和铍(Be)。
区域1和区域2的宽度、区域2的合金成分(区域1的成分通过相关的器件结构特定用途确定)以及区域1和区域2中的掺杂浓度可以调节以获得预定的或其它需要的传导能级。
当镁(Mg)用作氮化镓(GaN)或氮化铝镓(GaAlN)的掺杂杂质，镁(Mg)掺杂的氮化镓(GaN)和镁(Mg)掺杂的氮化铝镓(GaAlN)需要高的退火温度去激活材料，因为材料中的任何氢(H)会与镁(Mg)杂质和镁(Mg)化合物结合，这导致了电非激活。为防止分解，退火通常在氨或氮的气氛中进行，从而将氢(H)从其束缚态释放然后使它扩散出材料。压电性的氮化镓(GaN)/氮化铝镓(GaAlN)显示出内电场，该内电场用于降低排出氢(H)所需要的能量。压电性的氮化镓(GaN)/氮化铝镓(GaAlN)的这个特性允许以较低的能量/温度条件来实施退火，结果节省了费用。在无氮化镓(GaN)或氮化铝镓(GaAlN)分解风险的条件下，在无氮(N)气氛下退火温度可以充分的低去实施退火。
根据本发明的另一个方面，四元合金逐渐为III-V族氮化物系统产生超晶格结构。第三杂质的添加可以用作改变外延生长层固有的应力和缺陷密度。
尽管前面的讨论集中于超晶格结构的掺杂物激活和激活能/载流子浓度特性的变化，但是应当注意到作为超晶格掺杂的结果也可能会出现其它晶体性质的改进。例如，如果超晶格外延层中掺杂物激活能有效地改变，仅需要很少的参杂杂质并且能获得相对于对应的更高掺杂层在缺陷密度和/或热传导率方面的改善。结果，取得了晶体质量和热传导率的改进，同时也改进了超晶格材料的光学、化学和结构性质的改进。
根据本发明的超晶格结构可以通过任何适当的半导体制造技术生长和生产，这些技术包括但并不局限于MOVPE、MBE、HVPE、溅射沉积(和选择性的退火)、注入(和选择性的退火)和生长期间通过MOVPE、MBE或HVPE注入。MOVPE和MBE是最优先选用的技术。对于本发明该方面的给定的应用，在本技术领域内很容易确定这样的生长和生产过程的工艺条件。
根据本发明的改良的掺杂超晶格结构的电导率使得能够改进欧姆电接触(具有较低的特定接触电阻率)。伴随着掺杂超晶格结构出现的较高的载流子浓度会降低金属-半导体阻挡层的宽度。用于形成与氮化镓(GaN)和氮化铝镓(GaAlN)接触的典型金属包括钯(Pd)、镍(Ni)、金(Au)、铼(Re)、铂(Pt)/金(Au)、钯(Pd)/金(Au)和钛(Ti)/铂(Pt)/金(Au)。
根据本发明由超晶格掺杂形成的改良的p-型材料在本发明的一个实施例中被有效地使用去推动日光遮蔽探测器的氮化物光电阴极的生产，也特别适用于在需要实质的电荷置换能力(和由此的高材料传导率)或只探测波长非常短的光量子的时候的高速应用。
现有技术发现很难使高铝(Al)含量的氮化铝镓(GaAlN)p-型传导。本发明的p-型掺杂氮化铝镓(GaAlN)材料克服了这个缺陷。
图14显示了高铝(Al)含量光电阴极的示意性的结构。区域3的铝含量的选择使得E3能带隙吸收需要波长的光量子并且允许波长较长的光量子通过。选择区域3的宽度以便所需波长的大多数光量子被吸收，但是它又不是太大以便产生的电子有可能在遭遇表面并散射到真空中之前被重新吸收。基于在轻度掺杂的p-型氮化镓(GaN)中电子扩散长度为0.2微米并且在氮化铝镓(GaAlN)中获得了相似的扩散长度，区域3的厚度会是几个十分之一微米，这部分地取决于材料的质量，材料质量不好的更适宜薄一些。
Al含量和区域1和区域2的宽度优选地要使得光量子能够通过而不发生障碍，并且在区域3和靠近区域3处提供合适的传导性图14显示的结构还有其他的益处。区域3到区域1过渡的区域能带隙增加。因此，有一个势垒在这里载流子会被反射。这个反射势垒增加了区域3产生的载流子会被散射的可能性(例如，光电阴极拥有更高的效率)。
本发明的掺杂超晶格材料在很宽种类范围的电子和光电子器件中都有益且有用，这些器件包括单极和双极器件以及双终端和三或多终端器件。
图15-19显示了根据本发明一个实施例的外延薄膜沉积和δ掺杂工艺的工艺流程。
图15显示了在一个外延膜的生长过程中，外延膜22由前体蒸汽21沉积在基底20上。为方便引用，在图16-19中用对应的附图标记表示产品的相同的特征。
图16显示了通过终止初始蒸气21(见图15)的流出预暂停的外延生长。结果，外延膜22在沉积过程中被中断。
图17显示了下一步骤的从掺杂源材料23用掺杂物接触外延膜从而在外延膜22上形成接近单原子厚度的δ掺杂层24。掺杂源材料可以含有例如在惰性载体气体中高度稀释的掺杂蒸气以用于在外延膜22的表面形成掺杂原子近单层的沉积。这是工艺的暂停步骤。
在工艺的暂停步骤中在外延膜22上形成δ掺杂层24之后，掺杂沉积终止。紧接着进行另一个静止的暂停后步骤，在这期间没有沉积和薄膜形成。
下一步，外延膜形成过程恢复，在δ掺杂层24上沉积了另一外延膜26。以这种方式，掺杂物内化或者插入由下层22和上层26组成的外延膜中。
图20、22和24分别显示了δ掺杂高频场效应晶体管(图20)、器件相应的电流/电压曲线(图22)和相应的电容/电压曲线(图24)，与此对比，图21、23和25分别显示了体掺杂高频场效应晶体管(图21)、器件相应的电流/电压曲线(图23)和相应的电容/电压曲线(图25)。
图20显示了δ掺杂高频场效应晶体管30，该晶体管30包含插入了δ掺杂层34的外延半导体材料32。器件结构突出了源极和漏极欧姆接触36和40以及栅极肖特基接触38。
图22显示了图20的器件结构的电流/电压曲线和图24显示了图20的器件结构的电容/电压曲线。
图21显示了相应的体掺杂高频场效应晶体管42，该晶体管42含有外延半导体材料44，在该材料的区域46用与图20的FET器件结构相同的掺杂种类进行体掺杂。该FET器件结构包括源极和漏极欧姆接触48和52以及栅极肖特基接触50。
图23显示了图21器件结构的电流/电压曲线和图25显示了图21器件结构的电容/电压曲线。
图22和图23的对照以及图24和图25的对照显示了图20的δ掺杂FET器件结构的工作特性要显著的优于图21的体掺杂FET器件结构的工作特性。
图26是δ掺杂接触和隔离结构60的示意性说明，与此对比，图27是体掺杂接触和隔离结构72的示意性说明，显示了在这两种器件结构中的注入损伤。
图26显示的δ掺杂接触和隔离结构60突出了器件活性层62，在其上δ掺杂层64(合适的n-型或p-型掺杂物)插入外延半导体材料中。该结构还突出了接触68和70。通过交叉影线显示了注入损伤。
图27显示的体掺杂接触和隔离结构72包括器件激活层74，在其上部为半导体材料的体掺杂区域76。接触和隔离结构72突出了接触80和82。向下延伸入器件的激活层74的半导体材料的交叉影线部分78证明了比图26的δ掺杂结构更大程度的注入损伤。图27器件结构的掺杂种类与图26器件结构的相同，两种结构具有可比的电阻特性。再次强调的是本发明的δ掺杂结构证明了相当小程度的注入损伤，这与图26显示的接触和隔离结构比图27的体掺杂结构具有更优良的操作性能是一致的。
图28为根据本发明的一个实施例的δ掺杂NPN晶体管84的示意性说明。晶体管84包括一个N集电极部分86和一个N发射极部分88，它们之间是器件的δ掺杂P基极层90。
图29为根据本发明的另一个实施例的δ掺杂异质结双极晶体管(HBT)92的示意性说明。HBT92包括一个N集电极部分94、相关的接触102和104、δ掺杂P基极层96和一个上面形成有接触106的上部N发射极(发射极能带隙要大于基极能带隙)部分98。
图30为根据本发明的再一个实施例的发射极结构108的示意性说明。发射极结构108包括了激活区110、下n区和含有δ掺杂p-型掺杂层112和114的上部区域。如图显示，在器件运作中，在器件结构的激活区产生光量子。
图31为根据本发明的δ掺杂的隧道掺杂HEMT器件的掺杂相对于深度的曲线图以及相应的隧道能级图，与此相对，图32为体掺杂的隧道掺杂HEMT器件的掺杂相对于深度的曲线图以及相应的隧道能级图。显示于隧道能级图的距离d要小于δ掺杂的HEMT器件运作中的载流子的隧道距离。通过比较图31和图32很容易可以证明，体掺杂HEMT运作中的载荷子的能量明显不能令人满意。
通过前面的叙述很明显可以看出，δ掺杂的微电子器件的结构性能和运作功能得到了实质的改善，并且在氮化(铝，铟，镓)((Al，In，Ga)N)材料领域以及包含该类材料的微电子/光电子器件领域达到了领先水平。
应当意识到，与前面的导言相一致的是，尽管在各个实施例中特别参照氮化镓(GaN)和氮化铝镓(GaAlN)对本发明进行了描述，但是所有的III-V族氮化物材料(铝，铟，镓)((Al，In，Ga)N)都被认为落入此处描述的本发明的宽的范围之内。
通过下面本发明的说明性的和非限制性的实例，本发明的特性和优点能够得到更充分的显示。
实例1δ掺杂的HEMT器件结构在氢气(H2)环境中100mbar压力下将蓝宝石基底加热至1170℃十分钟。对δ掺杂结构生长的剩余物保持压力不变，将反应器冷却至500℃，然后以传统的方式沉积低温氮化铝(AlN)晶核缓冲层。在缓冲层沉积在蓝宝石基底上之后，在2.5slm氨气(NH3)和20slm氢气(H2)下加热反应器至1220℃的基座温度，并且保持该温度2分钟。
三甲基镓(TMG)以充足的流量引入反应器以提供大约2.0μm/hr生长速度90分钟，由此沉积3微米厚的氮化镓(GaN)层。三甲基铝(TMA)被引入5.5秒以生长30埃()厚的氮化铝镓(Al0.25Ga0.75N)分隔层。
下一步，通过关掉进入反应器的TMG和TMA而开始暂停前步骤，把界面置于1220℃的基座温度下氨气(NH3)和氢气(H2)环境中。暂停前步骤持续10秒。在暂停前步骤之后，开始暂停步骤，以能实现硅(Si)的δ掺杂的流量将55ppm乙硅烷(乙硅烷(Si2H6)稀释在氢气(H2)中)引入反应器75秒。
在暂停步骤之后，暂停后步骤开始，关闭进入反应器的乙硅烷同时以前述的工艺条件(用于氮化铝镓(GaAlN)暂停前生长)打开进入反应器的三甲基镓(TMG)和三甲基铝(TMA)31.2秒，另外生长170埃()的氮化铝镓(Al0.25Ga0.75N)。在该结构中氮化镓(GaN)和氮化铝镓(GaAlN)层的V/III比率大约为2500。关掉进入反应器的三甲基镓(TMG)和三甲基铝(TMA)停止材料生长。生长的材料在氮气(NH3)和氢气(H2)过压的情况下被冷却至低于500℃并且反应器压力上升至900mbar，以得到δ掺杂的HEMT器件结构。
实例2δ掺杂的超晶格结构在氢气(H2)环境中100mbar的压力下将蓝宝石基底加热至1170℃十分钟。对δ掺杂结构生长的剩余物保持压力不变，将反应器冷却至500℃，然后以传统的方式沉积低温氮化铝(AlN)晶核缓冲层。在缓冲层沉积在蓝宝石基底上之后，在2.5slm氨气(NH3)和20slm氢气(H2)下加热基底至1220℃的基座温度，并且保持该温度2分钟。
三甲基镓(TMG)以合适的流量引入反应器以提供大约2.0μm/hr的生长速度90分钟，由此沉积3微米厚的氮化镓(GaN)层。三甲基铝(TMA)以合适的流量被引入以生长氮化铝镓(Al0.2Ga0.8N)层。
下一步，通过关掉进入反应器的TMG和TMA而开始暂停前步骤，把界面置于1220℃的基座温度下氨气(NH3)和氢气(H2)环境中。暂停前步骤持续10秒。在暂停前步骤之后，开始暂停步骤，以能实现镁(Mg)δ掺入先前沉积的膜材料的适当的流量将二度环戊二炔镁((Cp2Mg)引入反应器75秒。
在暂停步骤之后，暂停后步骤开始，关闭进入反应器的Cp2Mg同时以暂停前生长氮化铝镓(GaAlN)材料同样的条件打开进入反应器的三甲基镓(TMG)和三甲基铝(TMA)。以此方式沉积另外厚度的氮化铝镓(Al0.2Ga0.8N)。然后关掉TMA并再次生长GaN层。
引入三甲基铝(TMA)生长适当厚度的氮化铝镓(Ga0.2Al0.8N)层。在该结构中氮化镓(GaN)和氮化铝镓(GaAlN)层的V/III比率大约为2500。关掉进入反应器的三甲基镓(TMG)和三甲基铝(TMA)停止材料生长。所述生长在氮气(NH3)和氢气(H2)过压的情况下被冷却至低于500℃并且反应器压力上升至900mbar，以完成δ掺杂的超晶格结构。
实例3光电阴极结构在氢气(H2)环境中和100mbar的压力下将蓝宝石基底加热至1170℃十分钟。对δ掺杂结构生长的剩余物保持压力不变，将反应器冷却至500℃，然后以传统的方式沉积低温氮化铝(AlN)晶核缓冲层。在AlN缓冲层沉积在蓝宝石基底上之后，在2.5slm流速的氨气(NH3)和20slm流速的氢气(H2)下加热基底至1220℃的基座温度，并且保持该温度2分钟。把三甲基镓(TMG)和三甲基铝(TMA)引入反应器以生长氮化铝镓(Al0.3Ga0.7N)层。下一步，通过关掉进入反应器的TMG和TMA而开始暂停前步骤，把界面置于1220℃的基座温度下氨气(NH3)和氢气(H2)环境中。暂停前步骤持续10秒。在暂停前步骤之后，开始暂停步骤，将二度环戊二炔镁((Cp2Mg)引入反应器75秒以进行δ掺杂。在暂停步骤之后，暂停后步骤开始，关闭进入反应器的Cp2Mg同时以δ掺杂步骤之前沉积氮化铝镓(GaAlN)膜同样的工艺条件打开进入反应器的三甲基镓(TMG)和三甲基铝(TMA)，以生长另外厚度的氮化铝镓(Al0.3Ga0.7N)。然后改变TMA的流量以变化AlGaN膜的化学配比从而生成Al0.15Ga0.85N层。然后增加三甲基铝(TMA)的流量以生长Al0.3Ga0.7N层。最后将体掺杂了Mg的GaN层置于该结构顶部。在该结构中氮化镓(GaN)和氮化铝镓(GaAlN)层的V/III比率大约为2500。关掉进入反应器的三甲基镓(TMG)和三甲基铝(TMA)停止材料生长。所述生长在氮气(NH3)和氢气(H2)过压的情况下被冷却至低于500℃并且反应器压力上升至900mbar，以完成光电阴极结构。
尽管在这里通过示意性的实施例和及其特性以不同方式地公开了本发明，但是应当意识到上文描述的实施例和特性并不是用来限制本发明，本领域的普通技术人员可以进行其它的变化、修改和实施其它的实施例。因此与所附的权利要求书相一致，本发明的保护范围要进行更宽的解释。
权利要求
1.一种包含δ掺杂层的III-V族氮化物微电子器件结构。
2.如权利要求1所述的微电子器件结构，其中所述δ掺杂层所述器件结构中未掺杂的III-V族氮化物中间层。
3.如权利要求2所述的微电子器件结构，其中所述的III-V族氮化物层包含AlGaN。
4.如权利要求2所述的微电子器件结构，其中所述的III-V族氮化物层包含GaN。
5.如权利要求1所述的微电子器件，其中所述的δ掺杂层包含选择于Si、Ge、Mg、C、O、Ca、Zn、Li、Mn、Na、K、Cd、Rb、Sr、Sc和Be中的至少一种掺杂剂。
6.如权利要求1所述的微电子器件结构，包含了选择于如下组中的器件结构UV LEDs，AlGaN/GaN高电子迁移率晶体管(HEMTs)，接触结构、隔离结构、AlGaNFETs、光电子晶体管探测器、隧道掺杂结构、掺杂基异质结双极晶体管(HBTs)和滤光器。
7.如权利要求1所述的微电子器件结构，包含了一种AlGaN/GaN高电子迁移率晶体管(HEMT)。
8.如权利要求7所述的微电子器件结构，其中所述的AlGaN/GaN高电子迁移率晶体管(HEMT)包括位于所述器件阻挡层中的δ掺杂层，与相应的没有δ掺杂层的器件结构相比较，所述δ掺杂层可用于提高所述器件结构中的表面电荷。
9.如权利要求8所述的微电子器件结构，其中所述δ掺杂层位于所述阻挡层中相关于所述器件结构中的沟道层的位置，以使得在操作所述器件结构时，所述δ掺杂层和所述沟道层之间间隔开小于载荷子的隧道距离的距离。
10.如权利要求9所述的微电子器件，其中，所述δ掺杂层中的掺杂剂是硅。
11.一种包含掺杂III-V族氮化物超晶格的III-V族氮化物微电子器件结构。
12.如权利要求11所述的微电子器件结构，其中所述的超晶格包含GaN或AlGaN超晶格。
13.如权利要求11所述的微电子器件结构，其中所述的超晶格被Si、Ge、Mg、C、O、Ca、Zn、Li、Mn、Na、K、Cd、Rb、Sr、Sc和Be中的至少一种掺杂剂掺杂。
14.如权利要求11所述的微电子器件，其中所述的超晶格包含第一合金和第二合金，所述第二合金的带隙比所述第一合金的带隙要大，相对于相应的含有未掺杂超晶格的微电子器件结构，电导率提高。
15.一种形成掺杂型III-V族氮化物半导体微电子器件结构的方法，该方法包括如下步骤通过第一外延膜生长过程在基片上沉积半导体材料；终止在所述基片上沉积半导体材料以给出外延膜表面；在所述外延膜表面上对半导体材料进行δ掺杂，以在其上形成δ掺杂层；终止δ掺杂；在第二外延膜生长过程中，重新开始半导体材料的沉积以在所述δ掺杂层上沉积半导体材料；和；继续所述半导体材料的第二外延膜生长过程到预先确定的程度，以形成掺杂的微电子器件结构，其中所述δ掺杂层内化在所述第一、第二外延膜生长过程中沉积的半导体材料中。
16.如权利要求15所述的方法，其中所述的δ掺杂包含了从以下方法中选择的工艺MOCVD、MBE、HVPE、PECVD和离子注入。
17.如权利要求15所述的方法，其中所述的半导体材料包括GaN或AlGaN。
18.如权利要求15所述的方法，其中所述的半导体材料包括GaN。
19.如权利要求15所述的方法，其中所述的半导体材料包括AlGaN。
20.如权利要求15所述的方法，其中所述δ掺杂掺入III族位置处的掺杂剂原子。
21.如权利要求15所述的方法，其中所述δ掺杂掺入V族位置处的掺杂剂原子。
22.如权利要求15所述的方法，其中所述δ掺杂掺入III-V族氮化物半导体间隙位置的掺杂剂原子。
23.如权利要求15所述的方法，其中所述δ掺杂在表面活性剂存在的工艺条件下进行。
24.如权利要求15所述的方法，其中所述第一和第二外延生长过程和所述δ掺杂层形成包括在如下的工艺条件下生长GaN或AlGaN温度范围大约400℃～大约1200℃、压力范围大约1torr～大约1000torr、V/III比率范围在大约1～大约100,000。
25.如权利要求24所述的方法，其中所述第一和第二外延生长过程和所述δ掺杂层形成在含有氮、氢或氨的环境下进行。
26.如权利要求1所述的微电子器件结构，更进一步包含由选自于蓝宝石、SiC和GaN的材料构成的基片。
27.一种HEMT器件，其包括蓝宝石基底、位于所述基底上的AlN缓冲层、位于所述AlN缓冲层上的GaN层和位于所述GaN层上的AlGaN层，其中所述AlGaN层中具有δ掺杂层。
28.如权利要求27所述HEMT器件，其中所述δ掺杂层包含选择于Si、Ge、Mg、C、O、Ca、Zn、Li、Mn、Na、K、Cd、Rb、Sr、Sc和Be中的掺杂剂。
29.如权利要求27所述的HEMT器件，其中所述δ掺杂层包含Si掺杂剂。
30.一种III-V族氮化物HEMT器件，其包括在所述器件阻挡层中的δ掺杂层。
31.如权利要求30所述的HEMT器件，其中所述δ掺杂层靠近所述器件的沟道层，其所处的位置使得所述δ掺杂层和所述沟道层之间的间距小于器件运转时载荷子的隧道距离。
32.一种III-V族氮化物光电子器件，其选自于III-V族氮化物发射器、III-V族氮化物探测器和III-V族氮化物过滤器，并且包含能有效地改进所述器件的光学性能的δ掺杂层。
33.一种III-V族氮化物光电子器件，其包含III-V族氮化物半导体和δ掺杂层，相对于相应的缺少这样的δ掺杂层的III-V族氮化物光电子器件，所述δ掺杂层可以有效地在能量低于所述III-V族氮化物半导体带隙的能级处降低所述器件的光敏度。
34.一种III-V族氮化物半导体器件，其包括选自于接触层、隔离层和互连层中的器件层，并且其中所述的层中至少一个层是δ掺杂的。
35.如权利要求34所述的III-V族氮化物半导体器件，其中所述器件包含HEMT器件中，并且所述器件包括δ掺杂接触层。
36.一种包括了掺杂的III-V族氮化物超晶格的III-V族氮化物微电子器件结构，其中所述超晶格包含三种或更多种合金。
37.一种包括了掺杂的III-V族氮化物超晶格的III-V族氮化物微电子器件结构，其中所述超晶格包括限定了第一合金区域和第二合金区域的两种合金，并且所述超晶格在所述的第一和第二区域中的至少一个区域中为δ掺杂的。
38.如权利要求37所述的III-V族氮化物微电子器件结构，其中所述第一和第二区域的一个是掺杂的。
39.如权利要求37所述的III-V族氮化物微电子器件结构，其中所述第一和第二区域都是掺杂的。
40.一种包括四元合金超晶格的III-V族氮化物微电子器件结构。
41.一种包括p-型掺杂超晶格的III-V族氮化物的光电阴极。
42.一种由权利要求15的方法形成的掺杂的III-V族氮化物半导体微电子器件结构。
43.一种包括δ掺杂层和/或掺杂的超晶格的III-V族氮化物微电子器件结构。
44.如权利要求15所述的方法，其中所述δ掺杂包含了选自于MOCVD、MBE、HVPE和PECVD和离子注入中的工艺。45.一种δ掺杂结构，其具有相对于体掺杂机构实质增强的迁移率。
46.一种包含两层或多层δ掺杂层的III-V族氮化物微电子器件结构
47.如权利要求46所述的III-V族氮化物微电子器件结构，其包含了多层δ掺杂层用于以预定方式所述控制器件结构的传导率。
全文摘要
一种包括δ掺杂层(24)和/或掺杂超晶格的III－V族氮化物微电子器件结构。描述了一种δ掺杂方法，其包括步骤通过第一外延膜生长过程在基片上沉积半导体材料；终止在基片上沉积半导体材料以给出外延膜表面；在外延膜表面上对半导体材料进行δ掺杂，以在其上形成δ掺杂层；终止δ掺杂；在第二外延膜生长过程中，重新开始半导体材料的沉积以在δ掺杂层上沉积半导体材料；和继续半导体材料的第二外延膜生长过程到预先确定的程度，以形成掺杂的微电子器件结构，其中δ掺杂层(24)内化在第一、第二外延膜生长过程中沉积的半导体材料中。
文档编号H01S5/323GK1643696SQ03807131
公开日2005年7月20日 申请日期2003年3月19日 优先权日2002年3月25日
发明者杰斯里斯·S·弗林, 乔治·R·布兰德斯 申请人:克利公司