专利名称：半导体装置的制造方法及半导体装置的制作方法
技术领域：
本发明涉及一种半导体装置的制造方法及半导体装置，特别涉及具有以窄间距配置在半导体基板上的突起电极的半导体装置的制造方法及采用该制造方法得到的半导体装置。
背景技术：
作为半导体装置的组装技术，有不封装地直接将半导体芯片连接在其他布线基板上的技术，即倒装片连接。在用于倒装片连接的半导体芯片上，形成突起电极，能够借助突起电极而与形成在布线基板上的电极接点(pad)等接合。
图5是形成突起电极的以往的半导体装置的图解剖面图。
该半导体装置，具有不封装的半导体基板109，即能够进行倒装片连接。在半导体基板109的一方表面，形成包括功能元件(装置)或布线的活性层(能动层)102。在活性层102上的规定位置，形成由金属构成的、与活性层102的功能元件电连接的电极接点及布线(以下，将它们称为“电极接点”。)103。
在活性层102上方，形成保护活性层102的钝化膜(passivation膜)108。在钝化膜108上，形成露出电极接点103的开口108a。
在从钝化膜108的开口108a露出的电极接点103上，介由势垒金属层(UBMUnder Bump Metal)104及晶种层105，形成突起电极107。利用势垒金属层104保护电极接点103或活性层102。
该半导体装置，将突起电极107接合在布线基板或形成在其他半导体装置上的电极接点等上，可进行倒装片连接。由此，能够外部连接活性层102。
图6(a)～图6(c)是说明图5所示的半导体装置的制造方法的图解剖面图。
在紧密形成与多个半导体基板109对应的区域的半导体基板101(例如，半导体晶圆)的预先被平坦化的一方表面上，形成包括功能元件或布线的活性层102，在活性层102上的规定位置形成将活性层102的功能元件等与外部电连接的电极接点103。
然后，在半导体基板101上形成钝化膜108，在该钝化膜108上形成开口108a，以露出电极接点103。另外，在经过以上工序的半导体基板101的活性层102侧的面上，整面形成势垒金属层104。另外，在势垒金属层104上，整面形成晶种层105。图6(a)示出此状态。
然后，在晶种层105上，形成在与电极接点103对应的部分具有开口106a的抗蚀剂膜(光抗蚀剂)106(参照图6(b))。在垂直俯视半导体基板101的俯视状态下，在开口106a内设置开口108a。开口106a，具有大致与半导体基板101垂直的内侧壁面。
之后，通过电镀，在抗蚀剂膜106的开口106a内形成突起电极107。此时，借助势垒金属层104及在进行电镀时成为镀层生长的起点的晶种层105，在镀液之间流动电流。由此，在晶种层105上被覆铜等金属，形成突起电极107。
在突起电极107的厚度(从晶种层105的高度)超过抗蚀剂层106的厚度之前结束突起电极107的形成。由此，突起电极107，呈只存在开口106a内的状态。图6(c)示出该状态。
然后，去除抗蚀剂膜106，另外，通过干蚀刻，除存在势垒金属层104和突起电极107的之间的部分外，去除晶种层105。另外，通过湿法蚀刻，除存在电极接点103及钝化膜108和晶种层105的之间的部分外，去除势垒金属层104。由此，得到从半导体基板101(钝化膜108)突出的突起电极107。
之后，切断半导体基板101，形成单个的半导体基板109，得到具有如图5所示的突起电极107的半导体装置。如此的半导体装置的制造方法，例如，已在文献山本好明.“チツンのウェハバンピングサ一ビス”，电子材料，1995年5月，p.101-104中公开。
可是，在利用湿法蚀刻去除势垒金属层104的时候，蚀刻量的控制困难，有时去除到突起电极107、与钝化膜108及电极接点103之间的势垒金属层104(过蚀刻)。该过蚀刻量，即，在垂直俯视半导体基板101的俯视状态下，从突起电极107的边缘部朝内方的方向的蚀刻量，例如，为2μm左右。此时，降低相对于突起电极107的电极接点103的接合强度。
此外，过度进行势垒金属层104的过蚀刻，在蚀刻达到存在突起电极107和电极接点103之间的势垒金属层104的时候，在电极接点103出现露出(未被覆盖)的区域。这关系到腐蚀等造成的电极接点103的可靠性的降低。
为避免上述问题，突起电极107的沿半导体基板101的方向的尺寸(以下，称为“突起电极107的宽度”。)，与从钝化膜108的电极接点103的露出部的宽度(开口108a的宽度)相比，至少单侧必须增大2μm。
另外，如果考虑到通过曝光及显影形成抗蚀剂膜106的开口106a时的曝光偏移或利用电镀形成的突起电极107的宽度的偏差，则突起电极107的宽度，需要从由钝化膜108的电极接点103的露出部，单侧设定5μm左右的大小的宽度。即，即使将从电极接点103的钝化膜108的露出宽度设定在1μm，突起电极107的宽度也达到11μm。即，不能缩小突起电极107的尺寸，也就是不能进行突起电极107的微细化及窄间距化。
此外，钝化膜108的开口108a的内侧壁面，优选形成直形(与半导体基板101垂直)或向上扩开的锥形状，但有时呈倒锥形状(朝下方(半导体基板101侧)扩开的锥形状)。
此时，如果由各向异性的溅射等方法形成成为镀层(晶种层105的)衬底的势垒金属层104，则不能用势垒金属层104覆盖倒锥形状的开口108a内侧壁面附近，在电极接点103产生露出的(未被势垒金属层104覆盖的)区域。此时，因在电极接点103和突起电极107的之间产生金属扩散等，可靠性降低。
此外，在成为镀层衬底的势垒金属层104及晶种层105上，利用钝化膜108的开口108a形成段差。因此，突起电极107的顶端面(上面)，反映该段差，如图5所示，具有中央部凹下的形状。形成如此的突起电极107的半导体装置，在与形成在布线基板上的电极接点等接合的时候，不能良好地将突起电极107连接在布线基板的电极接点等上，产生机械接合不良及电连接不良。
发明内容
本发明的目的，是提供一种具有突起电极的、可进行该突起电极的微细化及窄间距化的半导体装置的制造方法。
本发明的其他目的，是提供一种具有突起电极的、能够使该突起电极的顶端面大致形成平坦状或凸形状的半导体装置的制造方法。
本发明的又一其他目的，是提供一种具有电极接点的、能够大致完全覆盖该电极接点的半导体装置的制造方法。
本发明的又一其他目的，是提供一种具有突起电极的、可进行该突起电极的微细化及窄间距化的半导体装置的制造方法。
本发明的又一其他目的，是提供一种具有突起电极的、能够使该突起电极的顶端面大致形成平坦状或凸形状的半导体装置的制造方法。
本发明的又一其他目的，是提供一种具有电极接点的、能够大致完全覆盖该电极接点的半导体装置的制造方法。
本发明的半导体装置的制造方法，包括形成钝化膜的工序，上述钝化膜覆盖形成有电极的半导体基板的形成该电极的一面，并形成有使规定的该电极露出的开口；在上述钝化膜的开口附近，形成由金属构成的扩散防止接头的工序；向上述半导体基板的形成上述扩散防止接头的一面，供给金属材料，形成由该金属构成的晶种层的工序；形成抗蚀剂膜的工序，上述抗蚀剂膜覆盖上述晶种层，并形成有使上述扩散防止接头上方的上述晶种层的规定区域露出的开口；向上述抗蚀剂膜的开口内供给金属材料，形成由该金属构成的突起电极的工序；在形成该突起电极的工序后，去除上述抗蚀剂膜的工序；在形成上述突起电极的工序后，去除上述晶种层的工序。
如果采用本发明，扩散防止接头，只形成在钝化膜的开口附近。即，扩散防止接头，不像用以往的制造方法形成的势垒金属层那样，形成在半导体基板的整面。因此，在突起电极形成后实施的去除晶种层的工序之后，不需要去除部分扩散防止接头。
此外，在形成扩散防止接头后，在未去除部分扩散防止接头时，突起电极形成后的扩散防止接头的形状大致按照初期形状。因此，例如，如果以大致完全覆盖从钝化膜的电极接点的露出部的方式，形成扩散防止接头，在其后的工序中，扩散防止接头的形状几乎不会改变，能够维持电极接点的该露出部被扩散防止接头大致完全覆盖的状态。即，不像以往的制造方法，产生过蚀刻势垒金属层，露出电极接点的情况。
因此，不会降低突起电极相对于电极接点的接合强度，不会因电极接点的露出而降低可靠性。
基于以上的理由，不像以往的制造方法那样，需要考虑过蚀刻的限界，而增大突起电极的宽度。即，能够缩小扩散防止接头的宽度及突起电极的宽度，能够实现突起电极的微细化及窄间距化。采用该半导体装置的制造方法，例如，能够形成具有6μm宽度、按10μm排列间距的突起电极。
形成晶种层的工序，也可以包括，在半导体基板的形成扩散防止接头的面的整面上形成晶种层的工序。此时，如果形成多个扩散防止接头，这些扩散防止接头被晶种层电短路，但通过去除晶种层的工序，去除存在多个扩散防止接头间的晶种层，能够电分离各扩散防止接头。
形成扩散防止接头的工序，也可以包括，以大致完全充满钝化膜的开口的方式形成扩散防止接头的工序。此时，由于能够不存在由钝化膜的开口形成的段差地形成晶种层或突起电极，所以能够将突起电极的顶端部大致形成平坦状或凸形状(以不在突起电极的顶端面产生凹下)。此时，在形成在布线基板上的电极接点等上接合突起电极的时候，能够相对于布线基板的电极接点等良好地机械接合突起电极，同时能够良好地电连接。
去除上述晶种层的工序，也可以包括通过蚀刻去除上述晶种层的蚀刻工序，此时，上述扩散防止接头，也可以与上述晶种层相比，由相对于在上述蚀刻工序采用的蚀刻介质，蚀刻速率低的金属材料构成。
如果采用此构成，即使在蚀刻晶种层、露出扩散防止接头，而将扩散防止接头暴露于用于蚀刻晶种层的蚀刻介质中的时候，也不易蚀刻扩散防止接头。
例如，在由金(Au)构成晶种层的时候，扩散防止接头可以设定由镍(Ni)构成。通过选择适当的蚀刻介质(例如蚀刻液)，相对于该蚀刻介质，能够容易蚀刻由金构成的晶种层，能够几乎不蚀刻由镍构成的扩散防止接头。
形成扩散防止接头的工序，也可以包括，利用非电镀法向上述半导体基板上的规定的电极上供给金属材料而形成由该金属构成的扩散防止接头的工序。
如果采用此构成，通过选择适当的电镀条件，由从电极接点的钝化膜的露出部生长扩散防止接头。因此，即使在钝化膜形成的段差(钝化膜的开口的内侧壁面)为倒锥形状的时候，也能够用扩散防止接头大致完全覆盖电极接点的该露出部。
此外，通过利用非电镀法形成扩散防止接头，能够用扩散防止接头大致充满钝化膜的开口。由此，如上所述，能够不存在由钝化膜的开口形成的段差，将突起电极的顶端部大致形成平坦状或凸形状，同时能够不露出电极接点，从而提高可靠性。
晶种层，也可以是由与突起电极相同的金属材料构成的。如果采用此构成，在去除晶种层的工序中，由于以相同的蚀刻速率蚀刻晶种层和突起电极，因此不会过蚀刻突起电极和钝化膜或扩散防止接头之间的晶种层。
上述抗蚀剂膜，也可以由具有感光性的材料构成，此时，形成上述抗蚀剂膜的工序，也可以包括通过在介由规定图形的掩模曝光上述抗蚀剂膜后显影而形成上述开口的工序。
如果采用此构成，由于能够容易在抗蚀剂膜上形成微细的开口，所以在形成突起电极的工序中，能够向该开口内供给金属材料而形成微细的(宽度窄的)突起电极。
形成上述突起电极的工序，也可以包括利用电镀法向上述晶种层的上述规定的区域供给金属材料的工序。
如果采用此构成，能够只向形成在抗蚀剂膜的规定位置上的开口内供给金属材料。由此，由于能够只向所需的区域供给金属材料，因此，在金属材料含有例如金这样的高价材料的时候，能够削减成本。
去除晶种层的工序，也可以包括利用干式的各向异性蚀刻法，去除在上述晶种层，从上述突起电极露出的部分的工序。
在用干式的各向异性蚀刻法去除晶种层的时候，能够有选择地只蚀刻突起电极的上面。因此，如果采用此构成，利用去除晶种层的工序，突起电极的宽度几乎不变化。即，如果采用该制造方法，能够容易形成宽度窄的突起电极。
此外，去除晶种层的工序，也可以包括利用湿法蚀刻法，去除在上述晶种层中从上述突起电极露出的部分的工序。
如果采用此构成，能够利用湿法蚀刻，提高生产性，去除晶种层。
也可以上述抗蚀剂膜的上述开口的宽度大于上述扩散防止接头的宽度。
如果采用此构成，扩散防止接头，能够形成为介由晶种层被突起电极完全覆盖的状态。因此，在去除晶种层的工序等中，由于不容易露出扩散防止接头，所以能够制造由扩散防止接头大致完全覆盖电极接点的、可靠性高的半导体装置。
能够根据突起电极材料、晶种层及扩散防止接头的种类，从以上的方法中选择适当的方法。
本发明的半导体装置，包括半导体基板、形成在该半导体基板上的电极、覆盖上述半导体基板的形成有上述电极的一面并形成有使规定的上述电极露出的开口的钝化膜、形成在该钝化膜的开口附近并与上述电极电连接的扩散防止接头、形成在该扩散防止接头上方的晶种层、以及形成在该晶种层上方的突起电极；在垂直俯视上述半导体基板的俯视状态下，上述晶种层及上述突起电极的形成区域大致完全包含上述扩散防止接头的形成区域；上述扩散防止接头，大致完全被上述晶种层及上述突起电极所覆盖。
下面，参照附图，通过实施方式的说明，阐明本发明的上述的或另外其他的目的、特征及效果。
图1是本发明的第1实施方式的半导体装置的图解剖面图。
图2(a)～图2(f)是说明图1所示的半导体装置的制造方法的图解剖面图。
图3是利用本发明的第2实施方式的制造方法得到的半导体装置的图解剖面图。
图4(a)～图4(c)是说明图3所示的半导体装置的制造方法的图解剖面图。
图5是形成突起电极的以往的半导体装置的图解剖面图。
图6(a)～图6(c)是说明图5所示的半导体装置的制造方法的图解剖面图。
具体实施例方式
图1是利用本发明的第1实施方式的制造方法得到的半导体装置的图解剖面图。
此半导体装置10，具有不封装的半导体基板9，即能够进行倒装片连接。在半导体基板9的一方表面上，形成含有功能元件(装置)或布线的活性层(能动层)2。
在活性层2上的规定的位置上，形成例如由铝(Al)、铜(Cu)、铝及铜的合金、金(Au)等构成的、与活性层2的功能元件电连接的多个电极接点及布线(以下，将这些统称为“电极接点”。)3。进行了各电极接点3的微细化，电极接点3的宽度，例如达到6μm以下。此外，窄间距化(例如间距10μm)地排列多个电极接点3。
在活性层2上，形成保护活性层2的钝化膜8。在钝化膜8上形成露出电极接点3的开口8a。
以大致完全覆盖从钝化膜8的开口8a露出的电极接点3的方式，形成由金属构成的扩散防止接头。扩散防止接头4，从钝化膜8的表面突出，在垂直俯视半导体基板9的俯视状态下，形成为大致完全包含开口8a的区域。扩散防止接头4，能够由与电极接点3不同的材料构成。
在扩散防止接头4上形成晶种层5，在晶种层5上方形成由与晶种层5相同的金属材料构成的突起电极7。突起电极7的侧面与半导体基板9大致垂直，与晶种层5的端面大致形成在同一面。晶种层5及突起电极7可以由与扩散防止接头4不同的材料构成。
利用非电镀法形成扩散防止接头4，利用电镀法形成突起电极7。即，该半导体装置10，具有在利用非电解法形成的扩散防止接头4上通过电解形成的突起电极7。
在垂直俯视半导体基板9的俯视状态下，突起电极7形成为大致完全包含扩散防止接头4的形成区域的区域。突起电极7的顶端面形成大致平坦的面。
该半导体装置10，将突起电极接合在布线基板或形成在其他的半导体装置上的电极接点等上，能够进行倒装片连接。由此，能够介由电极接点3、扩散防止接头4、晶种层5及突起电极7，外部连接活性层的功能元件。
电极接点3，通过大致完全由扩散防止接头4覆盖，提高介由扩散防止接头4的突起电极7的相对于电极接点3的接合强度，不会因露出电极接点3而降低可靠性。
扩散防止接头4，与以往的半导体装置的势垒金属层104(参照图5)同样，能够由与构成电极接点3的金属和构成突起电极7的金属不产生扩散的金属材料构成。由此，能够提高半导体装置10的可靠性。
通过突起电极7的顶端面形成大致平坦面，当在形成在布线基板等上的电极接点等上接合半导体装置10的时候，相对于该电极接点等，能够良好地机械连接及电连接(接合)突起电极7。
图2(a)～图2(f)是说明图1所示的半导体装置10的制造方法的图解剖面图。
首先，在半导体基板的一例即半导体晶圆(以下简称为“晶圆”。)W的预先平坦的一方表面上，形成包括功能元件或布线的活性层2，在活性层2的规定的位置上形成电极接点3。然后，形成上面有露出电极接点3的开口8a的钝化膜8。开口8a，例如以只露出电极接点3的中央部的方式形成。图2(a)示出此状态。
然后，在经过上述工序的晶圆W的形成钝化膜8的一面上，实施非电镀。此时，通过选择适当的镀液及电镀条件，能够在开口8a内露出的电极接点3上生长镀膜，而不直接生长在钝化膜8上。
在此情况下，以从电极接点3侧充满开口8a的方式生长镀膜，在完全充满开口8a时，在垂直俯视晶圆W的俯视状态下，向比开口8a宽大的区域扩展生长。由此，形成由金属构成的扩散防止接头4。
开口8a的内侧壁面，如图2(a)所示，即使在具有向晶圆W侧扩展的倒锥形状的形状的时候，通过非电镀，以大致完全覆盖电极接点3的方式形成扩散防止接头4。扩散防止接头4的宽度，在开口8a的外部，大于开口8a的宽度。扩散防止接头4的顶端部，大致形成平坦面。图2(b)示出此状态。
扩散防止接头4，由不易与晶种层5及突起电极7扩散的材料构成，例如，在由铝(Al)构成电极接点3、由金(Au)构成晶种层5及突起电极7的时候，扩散防止接头4可以设定为由镍(Ni)构成。
然后，在晶圆W的形成钝化膜8及扩散防止接头4的面上，利用溅射、化学气相沉积等方法，形成具有导电性的晶种层5(参照图2(c))。晶种层5的表面形状，形成沿着衬底的钝化膜8及扩散防止接头4的表面形状的形状。通过用扩散防止接头4充满钝化膜8的开口8a，晶种层5的表面形状，不反映由开口8a形成的钝化膜8的段差，在扩散防止接头4的顶端面大致形成平坦状。
然后，在晶种层5上方整面地形成抗蚀剂膜(光抗蚀剂)6。抗蚀剂膜6的厚度，大于扩散防止接头4的厚度(高度)。之后，通过光刻法，去除位于抗蚀剂膜6的扩散防止接头4上方的部分，形成抗蚀剂膜开口6a。采用如此的方法，能够容易形成微细的抗蚀剂膜开口6a。
抗蚀剂膜开口6a的宽度大于扩散防止接头4的宽度，在垂直俯视晶圆W的俯视状态下，抗蚀剂膜开口6a，形成为大致完全覆盖扩散防止接头4的形成区域的区域(参照图2(b))。
之后，通过以在抗蚀剂膜开口6a内露出的晶种层5作为晶种的电镀，例如，形成由金(Au)构成的突起电极7。此时，通过介由晶种层5的露出部，在与镀液之间流动电流，而在晶种层5上被覆金属原子，生长突起电极7。即，抗蚀剂膜开口6a，从晶种层5侧开始，被突起电极7填埋。
此时，突起电极7的上面(顶端面的)形状，反映扩散防止接头4的上面形状，形成大致平坦状或凸形状。即，不像以往的制造方法中的突起电极107的顶端面那样，形成中央部凹下的形状(参照图6(c))。突起电极7的形成，在完全充满抗蚀剂膜开口6a之前结束。
由此，如图2(e)所示，突起电极7呈只存在抗蚀剂膜开口6a内的状态。在垂直俯视晶圆W的俯视状态下，形成为大致完全包括扩散防止接头4的形成区域的区域，相邻的扩散防止接头4不相互电连接。
通过利用电镀，只向抗蚀剂膜开口6a内供给构成突起电极7的金属材料，在由金等高价材料构成突起电极7的时候，能够削减成本。
下面，去除抗蚀剂膜6，突起电极7呈从晶种层5突出的状态(参照图2(f))。
然后，通过利用湿法蚀刻，去除晶种层5中从突起电极7和钝化膜8的之间突出的部分，晶种层5及突起电极7呈由钝化膜8或扩散防止接头4突出的状态。
由于突起电极7及晶种层5由相同的金属材料(例如，金)构成，由此在利用蚀刻法去除晶种层5的时候，以相同的蚀刻速率，蚀刻突起电极7及晶种层5。因此，突起电极7、与钝化膜8及扩散防止接头4之间的晶种层5，不会过蚀刻。
扩散防止接头4，能够由相对于用于去除晶种层5的蚀刻液，蚀刻速率比晶种层5低的金属材料构成。例如，在由金构成晶种层5，由镍构成扩散防止接头4的时候，通过选择适当的蚀刻液，能够相对于该蚀刻液，容易蚀刻晶种层5，并且，几乎不蚀刻扩散防止接头4。
此时，假使在与晶种层5一同蚀刻突起电极7，扩散防止接头4暴露于蚀刻液中的时候，由于几乎不蚀刻扩散防止接头4，所以不会露出电极接点3。
此外，通过利用湿法蚀刻，去除晶种层5，能够提高生产性。
去除晶种层5的工序，也可以利用干式的各向异性蚀刻法实施。此时，在去除晶种层5时，能够有选择地只蚀刻突起电极7的上面(顶端面)。因此，几乎不改变突起电极7的宽度。因此，能够容易形成宽度窄的突起电极7。
其后，将晶圆W切断成单个的半导体基板9，得到图1所示的半导体基板10。
在以上的半导体装置10的制造方法中，扩散防止接头4，不同于在以往的制造方法中采用的势垒金属层104(参照图5及图6(a)～图6(c))，由于只形成在规定的电极接点3的露出部附近，所以在突起电极7的形成后不需要去除。
此外，突起电极7及晶种层5，在垂直俯视晶圆W的俯视状态下，形成为大致完全包括扩散防止接头4的形成区域的区域，而大致完全覆盖扩散防止接头4。因此，即使在湿法蚀刻在晶种层5中从突起电极7和钝化膜8的之间露出的部分的时候，也能够不露出扩散防止接头4地维持初期形状。即，不像以往的制造方法那样，在去除势垒金属层104时，过蚀刻势垒金属层104、或突起电极107与电极接点103的接合强度降低、或电极接点103露出而降低可靠性(参照图5)。
特别是，在狭窄地设计相邻的突起电极7的间隔(间距)的时候，为避免相邻的突起电极7相互间的接触，必须使突起电极7微细化、减小扩散防止接头4的尺寸(特别是宽度)。但是，在形成扩散防止接头4后，由于不需要去除其一部分，因此，不会因过蚀刻而降低突起电极7、介由扩散防止接头4、与电极接点3的接合强度，并不会因露出电极接点3而降低可靠性。换句话讲，为了充分提高突起电极7相对于电极接点3的接合强度，不需要像以往的半导体装置那样，考虑过蚀刻的界限，加大设计突起电极107(7)的宽度。
因此，即使在狭窄地设计相邻的突起电极7的间隔(间距)的时候，通过使突起电极7微细化，也能够容易接触这些突起电极7，不使其电短路。即，采用该制造方法，能够制造以窄间距配置微细突起电极7的半导体装置10。
此外，扩散防止接头4，由于利用各向同性的非电镀形成，所以即使在开口8a形成倒锥形状的时候，扩散防止接头4也完全覆盖电极接点3，也不会像以往的制造方法那样，从势垒金属层104露出电极接点103(参照图5)。
图3是利用本发明的第2实施方式的制造方法得到的半导体装置的图解剖面图。在图3中，对于与图1所示各部对应的部分，附加与图1相同的参照符号，并省略说明。
该半导体装置15，具有与图1的半导体装置10类似的结构，但在扩散防止接头4上形成宽度小于扩散防止接头4的宽度的晶种层18及突起电极17。突起电极17的侧面和晶种层18的端面为大致同一面。因此，扩散防止接头4，以不完全被晶种层18及突起电极17所覆盖的方式露出。
该半导体装置15，能够介由突起电极17，倒装片连接在形成于布线基板上的电极接点等上。突起电极17的宽度，例如，与要连接半导体装置15的布线基板的电极接点的宽度相比，能够窄化。此时，能够增大接合突起电极17和布线基板的电极接点时的位置偏移的允许范围。即，即使突起电极17的顶端面从布线基板的电极接点的中央部偏移一些，突起电极17的顶端面的整面也能够接合在该电极接点上。
图4(a)～图4(c)是说明图3所示的半导体装置15的制造方法的图解剖面图。与图2(a)～图2(f)所示的构成要素对应的部分，在图4(a)～图4(c)中，使用与图2(a)～图2(f)时相同的符号，并省略说明。
采用第1实施方式的制造方法，在晶圆W的形成活性层2的面上，形成钝化膜8及扩散防止接头4，此外，在利用溅射等方法，形成具有导电性的晶种层18的晶圆W(参照图2(c))的整面上，形成抗蚀剂膜(光抗蚀剂)16。
然后，利用光刻法，去除抗蚀剂膜16的位于扩散防止接头4上方的部分，形成抗蚀剂膜开口16a。抗蚀剂膜开口16a的宽度，能够小于扩散防止接头4的宽度。此外，在抗蚀剂膜开口16a内，在晶种层18中，能够只露出扩散防止接头4顶端面上的大致平坦的部分(参照图4(a))。
其后，抗蚀剂膜开口16a内，利用电镀法，形成例如由金(Au)构成的突起电极17。此时，介由在抗蚀剂膜开口16a内露出的晶种层18，通过在与镀液间流动电流，在晶种层18上被覆金属原子，形成突起电极17。即，抗蚀剂膜开口16a，从晶种层18侧，被突起电极17填埋。
此时，突起电极17的上面(顶端面的)形状，反映扩散防止接头4的上面形状，呈大致平坦的形状。突起电极17的形状，在完全充满抗蚀剂膜开口16a之前结束。由此，如图4(b)所示，突起电极17呈只存在抗蚀剂膜开口16a内的状态。
然后，去除抗蚀剂膜16，突起电极17呈从晶种层18突出的状态(参照图4(c))。
然后，通过湿法蚀刻，在晶种层18中去除从扩散防止接头4和突起电极17之间的露出部分，晶种层18及突起电极17呈由扩散防止接头4突出的状态。该工序，能够通过采用与扩散防止接头4(例如由镍构成的)相比，相对于晶种层18(例如，由金构成的)蚀刻速率大的(腐蚀性强的)蚀刻液，蚀刻晶种层18而实施。此时，即使去除扩散防止接头4上方的晶种层18，将扩散防止接头4暴露在蚀刻液中，也能够几乎不去除扩散防止接头4。
此外，在由相同的金属材料构成晶种层18和突起电极17的时候，不会过蚀刻扩散防止接头4和突起电极17之间的晶种层18。
去除晶种层18的工序，也可以通过干式的各向异性蚀刻来实施。
其后，将晶圆W切断成单个的半导体基板9，得到图3所示的半导体装置15。
在以上的半导体装置15的制造方法中，在抗蚀剂膜开口16a内，以只露出在扩散防止接头4的平坦面上方的晶种层18的方式，通过窄化抗蚀剂膜开口16a的宽度，能够使突起电极17顶端面的大致整面形成平坦状。
在以上的半导体装置10、15的制造方法中，晶种层5、18及突起电极7、17的宽度由抗蚀剂膜开口6a、16a的宽度决定，不受扩散防止接头4的大小(宽度等)制约。能够以抗蚀剂膜开口16a的尺寸具有一定精度的方式，利用光刻法，在抗蚀剂膜16上形成抗蚀剂膜开口16a，并且能够尽可能地在抗蚀剂膜开口16a内电镀形成突起电极17，能够缩小突起电极17的宽度。
本发明的实施方式的说明，如上述，但本发明也能够用其他方式实施。例如，在突起电极7、17的顶端面，也可以形成由低熔点金属(例如，锡(Sn))构成的层。如此的半导体装置，在接合于形成在布线基板上的电极接点等上的时候，通过加热到该低熔点金属的熔点(固相线温度)以上的温度，熔化由该低熔点金属构成的层，能够在形成于布线基板上的电极接点等上接合突起电极。
具有如此的突起电极7、17的半导体装置，例如，通过以下工序得到，即，在电镀形成突起电极7、17(参照图2(e)及图4(b))后，在去除抗蚀剂膜6、16(参照图2(f)及图4(c))之前，例如，通过化学气相沉积法或溅射法等，在突起电极7、17及抗蚀剂膜6、16上，形成由低熔点金属构成的层，然后，与抗蚀剂膜6、16一同去除抗蚀剂膜6、16上的由低熔点金属构成的层。
低熔点金属层，也可以利用电镀形成。具体是，首先，在利用电镀等形成突起电极7、17(参照图2(e)及图4(b))后，在去除抗蚀剂膜6、16(参照图2(f)及图4(c))之前，通过电镀，在突起电极7、17上形成低熔点金属层。此时，通过介由晶种层5、18及突起电极7、17的露出部，在与镀液间流动电流，在突起电极7、17上被覆低熔点金属的原子，生长低熔点金属层。低熔点金属层的形成，在完全充满抗蚀剂膜开口6a、16a之前结束。然后，通过去除抗蚀剂膜6、16，得到在顶端面形成低熔点金属层的突起电极7、17。
详细说明了本发明的实施方式，但这些只不过是为阐明本发明的技术内容而采用的具体例，不应解释为本发明限定于这些具体例，只由所附的技术方案范围限定本发明的精神及范围。
本申请，与2003年10月3日提交给日本专利厅的特愿2003-345923号对应，本申请的全文，此处是通过引用而形成的。
权利要求
1.一种半导体装置的制造方法，其中，包括形成钝化膜的工序，上述钝化膜覆盖形成有电极的半导体基板的形成该电极的一面并形成有使规定的该电极露出的开口；在上述钝化膜的开口附近，形成由金属构成的扩散防止接头的工序；向上述半导体基板的形成上述扩散防止接头的一面供给金属材料而形成由该金属构成的晶种层的工序；形成抗蚀剂膜的工序，上述抗蚀剂膜覆盖上述晶种层并形成有使上述扩散防止接头上方的上述晶种层的规定区域露出的开口；向上述抗蚀剂膜的开口内供给金属材料而形成由该金属构成的突起电极的工序；在形成该突起电极的工序后，去除上述抗蚀剂膜的工序；在形成上述突起电极的工序后，去除上述晶种层的工序。
2.如权利要求1所述的半导体装置的制造方法，其中去除上述晶种层的工序，包括通过蚀刻去除上述晶种层的蚀刻工序；上述扩散防止接头，相对于上述蚀刻工序所用的蚀刻介质，由与上述晶种层相比、蚀刻速率低的金属材料构成。
3.如权利要求1所述的半导体装置的制造方法，其中，形成上述扩散防止接头的工序，包括通过非电镀法向上述半导体基板上的规定的电极上供给金属材料而形成由该金属构成的扩散防止接头的工序。
4.如权利要求1所述的半导体装置的制造方法，其中，上述晶种层和上述突起电极，由同一金属材料构成。
5.如权利要求1所述的半导体装置的制造方法，其中上述抗蚀剂膜，由具有感光性的材料构成；形成上述抗蚀剂膜的工序，包括通过在介由规定图形的掩模曝光上述抗蚀剂膜后显影而形成上述开口的工序。
6.如权利要求1～5中的任何一项所述的半导体装置的制造方法，其中，形成上述突起电极的工序，包括通过电镀法，向上述晶种层的上述规定的区域供给金属材料的工序。
7.如权利要求1～5中的任何一项所述的半导体装置的制造方法，其中，去除上述晶种层的工序，包括通过干式的各向异性蚀刻法去除上述晶种层中的、从上述突起电极露出的部分的工序。
8.如权利要求6所述的半导体装置的制造方法，其中，去除上述晶种层的工序，包括通过干式的各向异性蚀刻法去除上述晶种层中的、从上述突起电极露出的部分的工序。
9.如权利要求1～5中的任何一项所述的半导体装置的制造方法，其中，去除上述晶种层的工序，包括通过湿法蚀刻法去除上述晶种层的、从上述突起电极露出的部分的工序。
10.如权利要求6所述的半导体装置的制造方法，其中，去除上述晶种层的工序，包括通过湿法蚀刻法去除上述晶种层中的、从上述突起电极露出的部分的工序。
11.如权利要求1～5中的任何一项所述的半导体装置的制造方法，其中，上述抗蚀剂膜的上述开口的宽度大于上述扩散防止接头的宽度。
12.如权利要求6所述的半导体装置的制造方法，其中，上述抗蚀剂膜的上述开口的宽度大于上述扩散防止接头的宽度。
13.一种半导体装置，其中包括半导体基板、形成在该半导体基板上的电极、覆盖上述半导体基板的形成有上述电极的一面并形成有使规定的上述电极露出的开口的钝化膜、形成在该钝化膜的开口附近并与上述电极电连接的扩散防止接头、形成在该扩散防止接头上方的晶种层、以及形成在该晶种层上方的突起电极；在垂直俯视上述半导体基板的俯视状态下，上述晶种层及上述突起电极的形成区域大致完全包含上述扩散防止接头的形成区域；上述扩散防止接头，大致完全被上述晶种层及上述突起电极所覆盖。
全文摘要
一种半导体装置的制造方法及半导体装置，该制造方法包括形成钝化膜的工序，上述钝化膜覆盖形成有电极的半导体基板的形成该电极的一面并形成有使规定的该电极露出的开口；在上述钝化膜的开口附近，形成由金属构成的扩散防止接头的工序；向上述半导体基板的形成上述扩散防止接头的一面供给金属材料而形成由该金属构成的晶种层的工序；形成抗蚀剂膜的工序，上述抗蚀剂膜覆盖上述晶种层并形成有使上述扩散防止接头上方的上述晶种层的规定区域露出的开口；向上述抗蚀剂膜的开口内供给金属材料而形成由该金属构成的突起电极的工序；在形成该突起电极的工序后，去除上述抗蚀剂膜的工序；在形成上述突起电极的工序后，去除上述晶种层的工序。
文档编号H01L21/60GK1604293SQ20041001178
公开日2005年4月6日 申请日期2004年9月29日 优先权日2003年10月3日
发明者谷田一真, 根本义彦, 梅本光雄 申请人:罗姆股份有限公司, 株式会社瑞萨科技, 三洋电机株式会社